イベントトポロジーを認識するBelleレベル1.5トリガーシステムの詳細設計

了解事件拓扑的 Belle 1.5 级触发系统的详细设计

• 批准号: 12014209
• 负责人: 坂本 宏
• 金额: $ 1.28万
• 依托单位: Kyoto University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research on Priority Areas (A)
• 财政年份: 2000
• 资助国家: 日本
• 起止时间: 2000 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-12014209/
• 关键词: トリガー; パターン認識; Bファクトリー; FPGA; Common Mezzanine Card

KEK-B加速器Belle実験のためのレベル1.5トリガーシステムの設計に必要なハードウエアおよびソフトウエアの設計を行ってきた。まずハードウエアについては以前に開発したXilinx社SPARTANシリーズに代えて、Xilinx社VirtexシリーズのFPGAを採用した汎用トリガーモジュールを開発した。このFPGAはSPARTANに比べ高速でありかつ大容量であるので、より複雑なトリガー判定論理の導入に適している。また、種々のトリガー情報源とのインターフェースのためにCommon Mezzanine Card規格を採用し、アナログ・ディジタル両方のインターフェース回路を容易に設計開発できるようにした。ソフトウエアについてはまずトリガーシミュレータの開発のための整備作業を行った。実際にBelle実験で収集されたデータと、種々の物理事象をシミュレーションしたデータの双方についてシミュレータへのインターフェースを行えるようにサポートツールを整備した。今後様々なトリガー論理の評価を実際的に行える用意ができた。また、並行してFPGA論理回路にそれらのトリガー論理を搭載するためのハードウエア側のシミュレーションの整備を行ってきた。このハードウエアシミュレーションにはVHDL言語が採用された。これらのセットアップを用いて、トリガーパターンをFPGAで生成し、それを実際にトリガー論理にかけ、シミュレーションとコンシステントな結果の生成を確認するするデモンストレータを構築した。

KEK-B accelerator Belle実験のためのレベル1.5トリガーシステムのDesignにNecessaryなハードウエアおよびソフトウエアのDesignを行ってきた.まずハードウエアについては前に开発したXilinx Society SPARTANシリーズに代えて、 Xilinx Corporation's Virtex FPGA adopts the general-purpose FPGA.このFPGAはSPARTANに ThanべHigh-speedでありかつLarge-capacityであるので、よりFU雑なトリガーdetermination theoryのIRUSTImageしている. Common Mezzanine Card specifications are adopted, and the card specifications are easy to design and easy to use.ソフトウエアについてはまずトリガーシミュレータの开発のためのMaintaining work を行った.実记にBelle実験でCollectionされたデータと、kind of physical things をシミュレーションしたデータのboth sidesースを行えるようにサポートツールを Prepare and prepare. From now on, we will review the meaning of the theory and practice.また、Parallel FPGA theory circuit is equipped withるためのハードウエアlateral のシミュレーションの综合を行ってきた.このハードウエアシミュレーションには VHDL language が adopts された.これらのセットアップを用いて、トリガーパターンをFPGAでGenerationし、それを実记にトリガー理にかけ、シミュレーションとコンシステントな Result のGeneration をConfirmation するするデモンストレータをConstruction した.