Video signal Codec LSIs with on-chip CMOS image sensors for wireless communications

用于无线通信的带有片上 CMOS 图像传感器的视频信号编解码器 LSI

• 批准号: 13650385
• 负责人: ENOMOTO Tadayoshi
• 金额: $ 1.98万
• 依托单位: CHUO UNIVERSITY
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2001
• 资助国家: 日本
• 起止时间: 2001 至 2002
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-13650385/
• 关键词: breaking-off method; motion vector estimation; power dissipation; Video signal; low power technique; CMOS; MPEG; full-search algorithm; 動画像圧縮; CMOS技術; 固体撮像素子; 動きベクトル; メモリ; マイクロプロセッサ

A new algorithm (I.e., a multi-step "breaking-off method" technique) has been developed. The new technique can reduce the amount of computation required to about 1/50 that of the conventional full-search algorithm, while it can maintain a mean absolute error (MAE), covsequently, a signal to noise ratio (SNR), at the same quantity as those of the full-search algorithm. This drastic reduction in the the amount of computation can reduce power dissipation of a motion estimator array by a factor of about 100,000.The motion estimator, SRAM, CMOS image sensors, TEGs to investigate new low-power techniques, etc. have been designed, fabricated using 0.18 um CMOS technique. Their characteristics will be measured.

一种新的算法（即，多步“断裂法”技术）。新技术可以减少所需的计算量约1/50的传统的全搜索算法，而它可以保持一个平均绝对误差（MAE），covalent，一个信号噪声比（SNR），在相同的数量，全搜索算法。这种计算量的大幅减少可以将运动估计器阵列的功耗降低约100，000倍。运动估计器、SRAM、CMOS图像传感器、用于研究新的低功耗技术的TEG等已经使用0.18 μ m CMOS技术设计、制造。他们的特点将被衡量。

项目成果

榎本忠儀, 編著: "画像LSIシステム設計技術"映像情報メディア学会・コロナ社. 350 (2003)

Tadayoshi Enomoto，编辑：《图像LSI系统设计技术》图像信息和电视工程师研究所，Coronasha 350 (2003)。

T. Enomoto, Y. Sasajima. A. Hirobe. and T. Ohsawa: "Fast Motion Estimation Algorithm and Low Power CMOS Motion Estimation Amy LSI for MPEG-2 Encoding"Proc. of International Symposium on Circuits and Systems (ISCAS'99). vol.IV. 203-206 (1999)

T. Enomoto，Y. Sasajima。

T. Enomoto, Y. Oka, H. Shikano, and T. Harada: "A Self-Controllable-Voltage-Level (SVL) Circuit for Low-Power, High-Speed CMOS Circuits"Proc. of the European Solid-State Circuits Conference (ESSCIRC'2002). 411-414, (2002)

T. Enomoto、Y. Oka、H. Shikano 和 T. Harada：“用于低功耗、高速 CMOS 电路的自控电压电平 (SVL) 电路”Proc。

天川慶太郎, 鹿野裕明, 榎本忠儀: "CMOS論理ゲートの貫通電流による消費電力とその低減技術"電子情報通信学会 技術報告書. ICD2002-176. 13-18 (2002)

Keitaro Amakawa、Hiroaki Shikano、Tadayoshi Enomoto：“CMOS 逻辑门的直通电流及其降低技术造成的功耗”ICD2002-176 (2002)。

T.Enomoto: "Designs of Building Blocks for High-Speed, Low-Power Processors"IEICE Tran. on Electronics. vol.E85-C. 331-338 (2002)

T.Enomoto：“高速、低功耗处理器构建模块的设计”IEICE Tran。