リアルワールド応用低消費電力リコンフィギャラブルVLSIプロセッサの開発

开发实际应用低功耗可重构VLSI处理器

• 批准号: 13780186
• 负责人: 張山 昌論
• 金额: $ 1.28万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2001
• 资助国家: 日本
• 起止时间: 2001 至 2002
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-13780186/
• 关键词: FPGA; 再構成アーキテクチャ; 再構成可能アーキテクチャ; ASIC; ハイレベルシンセシス

安全性・セキュリティの確保などを重視した「人にやさしい情報杜会」を実現するためには,動的に変化するリアルワールド環境を自律的に認識し,人間を支援する知能システムを実現するためには,膨大なリアルワールド情報を瞬時に処理する高性能な専用VLSIプロセッサの構成が望まれる.従来の専用プロセッサの開発方法は,(1)フルカスタム方式,(2)FPGA(書き換え可能ゲートアレイ)を用いた方法に大別される.フルカスタム方式,すなわちASICで実現するアプローチでは,開発コストが高く、よほど大量のチップが市場に出荷されることでなければ、現実性に乏しい.一方,従来のFPGAを用いた方法では,ユーザープログラムにより機能を変更できるため低コスト化が可能である.しかしながら,演算器間の相互結合網が複雑であるため演算器間の通信時間がボトルネックとなる,メモリを用いて等価的に演算器を実現しているため性能が大幅に低下するなどの問題がある.このような問題を解決するために,本研究では,応用に応じて最適な並列構造を再構成できるリコンフィギャラブルVLSIプロセッサの開発を行う.本年度は,高性能化を指向したリコンフィギャラブルVLSIプロセッサのアーキテクチャとして,演算器稼働率を高めるためのビットシリアルメモリベースセルを提案した.メモリベーストセルを用いない場合に比べ2倍程度の高性能化を達成できることを明らかにした.

Security, セ キ ュ リ テ ィ の ensure な ど を attaches great importance to the し た "に や さ し い intelligence social" を be presently す る た め に は, moving に variations change す る リ ア ル ワ ー ル を self-discipline に know し ド environment, human を support す る can know シ ス テ ム を be presently す る た め に は, expands な リ ア ル ワ ー ル ド intelligence を instantaneous に 処 Richard す る high-performance な 専 with VLSI Youdaoplaceholder0 プロセッサ form が and まれる. 従 to の 専 with プ ロ セ ッ サ の は 発 method, (1) フ ル カ ス タ ム way, (2) the FPGA (book き え may ゲ ー ト ア レ イ) を with い に た method comparing さ れ る. フ ル カ ス タ ム way, す な わ ち ASIC で be presently す る ア プ ロ ー チ で は, open 発 コ ス ト が く, よ ほ ど large の チ ッ プ が market に lotus さ れ る Youdaoplaceholder6 とでなければ, reality に lack of に. Side, 従 to の FPGA を い た method で は, ユ ー ザ ー プ ロ グ ラ ム に よ り function を - more で き る た め low コ ス ト change が may で あ る. し か し な が ら, operator between の combined net が complex 雑 で あ る た め の communication between operator time が ボ ト ル ネ ッ ク と な る, メ モ リ を with い て etc 価 に operator を be presently し て い る た め が performance significantly low に す る な ど の problem が あ る. こ の よ う な を solve す る た め に, this study で は, 応 with に 応 じ て tied for structure optimum な を reconstitution で き る リ コ ン フ ィ ギ ャ ラ ブ ル VLSI プ ロ セ ッ サ の open 発 う を line. Point this year は, high-performance を し た リ コ ン フ ィ ギ ャ ラ ブ ル VLSI プ ロ セ ッ サ の ア ー キ テ ク チ ャ と し て, operator grain 働 rate high を め る た め の ビ ッ ト シ リ ア ル メ モ リ ベ ー ス セ ル を proposal し た. メ モ リ ベ ー ス ト セ ル を with い な い occasions に higher than twice べ degree の performance-based を reached で き る こ と を Ming ら か に Youdaoplaceholder0 た.

项目成果

大澤尚学, 張山昌論, 亀山充隆: "データフローグラフの直接マッピングに基づくフィールドプログラマブルVLSIプロセッサ"電子情報通信学会論文誌 C分冊. (採録決定).

Naomanaka Osawa、Masaru Hariyama、Mitsutaka Kameyama：“基于数据流图直接映射的现场可编程 VLSI 处理器”，电子、信息和通信工程师学会汇刊，C 卷（已接受）。

大澤尚学, 張山昌論, 亀山充隆: "ビットシリアル演算セルに基づくフィールドプログラマブルVLSIプロセッサの構成"電子情報通信学会集積回路研究会(信学技法). ICD2002-64. 1-6 (2002)

Naomanaka Osawa、Masatoshi Hariyama、Mitsutaka Kameyama：“基于位串行算术单元的现场可编程 VLSI 处理器的配置”，电子、信息和通信工程师协会集成电路研究组 (IEICE 技术)。 2002）

Naotaka Ohsawa, Masanori Hariyama, Michitaka Kameyama: "Architecture of a Field-Programmable VLSI Processor Using Memory-Based Cells"SICE2002. 2370-2373 (2002)

Naotaka Ohsawa、Masanori Hariyama、Michitaka Kameyama：“使用基于内存的单元的现场可编程 VLSI 处理器的体系结构”SICE2002。

大澤尚学, 張山昌論, 亀山充隆: "高性能フィールドプログラマブルVLSIプロセッサのアーキテクチャ"電子情報通信学会集積回路研究会. ICD2001-55. 23-30 (2001)

Naomanaka Osawa、Masanori Hariyama、Mitsutaka Kameyama：“高性能现场可编程 VLSI 处理器的体系结构”电子、信息和通信工程师协会集成电路研究组 ICD2001-55 (2001)。

大澤尚学, 張山昌論, 亀山充隆: "データフローグラフの規則性に基づくフィールドプログラマブルVLSIプロセッサのハイレベルシンセシス"電子情報通信学会エレクトロニクスソサイエティ大会予稿集. C-12-15. (2002)

Naoki Osawa、Masaharu Hariyama、Mitsutaka Kameyama：“基于数据流图规律性的现场可编程 VLSI 处理器的高级综合”，IEICE 电子学会会议记录（2002 年）。