面積・時間積最小化に基づく最高性能知能集積システム用VLSIプロセッサの開発

点击翻译按钮获取中文摘要

本研究では,高安全自動車や家庭用サービスロボットなどにおいて重要となる,自動車(またはロボット)と障害物の衝突をチェックする衝突チェックVLSIプロセッサを開発し,それに基づいた衝突警報システムを構築し,その総合的評価を行うことを目的としている.このような目的のために,本年度は以下の成果を得た.1.計算量の少ないVLSI向き衝突チェックアルゴリズムの確立VLSIでの実現のためには,処理の規則性・並列性が重要となる.そこで,計算量を減少しつつ並列処理にも適合する衝突チェックアルゴリズムを提案した.自動車の表面離散点情報の表現法として精密な直方体表現と,大枠直方体表現を用いる階層的直方体表現を提案した.この表現を用いることにより,チェックの精度を段階的に高めることにより,計算量を大幅に減少できる.2.面積・時間積最小化に基づく最適設計のための連想メモリの開発前年度の研究により研究者が提案した並列性の高いVLSI向きアルゴリズムに基づいた稼働率100%の負荷分散型の並列アーキテクチャでは,全体の最適設計,例えば,面積制約下での処理時間最小化は,1個の処理要素(PE)の面積・時間積に帰着されることを見いだしている.そこで,照合演算を並列に行う連想メモリの面積・時間積最小化を実現するためのアーキテクチャとして,メモリの各ワードを複数の照合回路により共有したマルチポート連想メモリを提案した.このアーキテクチャではメモリセルの稼働率を高めることにより、同等の面積で従来の連想メモリの数倍の性能を達成できることが確認された.3.衝突チェックVLSIプロセッサの基本回路のフルカスタム試作・評価衝突チェックVLSIプロセッサの基本回路として,128ワード連想メモリとPEを0.5μmCMOS設計ルールにより試作した.動作周波数50MHzまでの動作が確認され,その性能は従来の汎用ワークステーションと比較して3桁以上高いことが実証された.