計算量を低減した画像および音声符号器の並行プロセッサのアーキテクチャ設計

降低计算复杂度的图像和音频编码器并行处理器的架构设计

• 批准号: 02F00147
• 负责人: 國枝 博昭
• 金额: $ 1.34万
• 依托单位: Tokyo Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2002
• 资助国家: 日本
• 起止时间: 2002 至 2003
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-02F00147/
• 关键词: ビデオ符号化; システム・オン・チップ; マルチスレッド; リアルタイム; テレビ会議; FPGA; MPEG4; H.263; 動画像; LSI; アルゴリズム

マルチスレッドプロセッサを用いた低ビットレートのビデオ/オーデイオ符号化の実現を主な研究テーマとしております。研究はソフトウェアデザィンとハードウェアデザィンの両面から行っております。ソフトウェアデザインにおけるビデオ符号化は、複数の独立した並列プロセスにより実装されております。それに付け加える形で、複雑かつ大量の処理を低コストなハードウェアに依存する形でシステム全体を実現しております。ハードウェアデザインはシステム・オン・チップ(SOC)を念頭においた手法で設計されております。SOCにおいて計算の並列化を目的として、複数の専用プロセッサを併用することにより、効率的な並列計算が可能となります。それぞれのプロセッサエンジンは、それぞれ専用の目的に利用され単一スレッドの処理を行い、これらを汎用の主プロセッサで制御しております。本研究の成果の1つとして、汎用プロセッサによるコプロセッサの新しいスケジューリングが挙げられます。メインプロセッサは動的スケジューリングを行い、コプロセッサ側で書き換え可能なメモリ制御機能を保持しております。これはマクロブロックベースの処理を主プロセッサから分離して、並列性を向上させます。ソフトウェア単一の実装も行い、これはリアルタイムテレビ会議システムを実現しております。これは特に複数国間での通信テストも行っております。ハードウェアへの実装は、約35万ゲートのLSIで設計され、またプロトタイプはFPGAに実装した後に試験を行いました。

The main research project of the project is to improve the quality of the project. Research on the development of the new technology The number of independent and parallel entries in the list of entries All of the above are added to the form and complexity of the process, and the form and complexity of the process are fully realized. The design of the system is based on the concept of SOC (SOC). The parallel calculation of SOC is possible due to the combination of multiple applications. All kinds of equipment are used for different purposes. The results of this study are summarized as follows: 1. The control function of the switch is maintained. This is the first time that I've ever seen a woman. It's a great idea to have a meeting. This is the first time that we've had any kind of communication. About 350,000 LSI designs were installed in the FPGA, and the FPGA was installed in the middle of the test.

项目成果

Trio Adiono, Tsuyoshi Isshiki, Dorgju Li, Hiroaki Kunieda: "Efficient Method for Face Region Quality Enhancement in Low Bit Rate Video Cooling"2002 IEEE Asia Pasific Conference on Circuit and System. I. 549-553 (2002)

Trio Adiono、Tsuyoshi Isshiki、Dorgju Li、Hiroaki Kunieda：“低比特率视频冷却中面部区域质量增强的有效方法”2002 IEEE 亚太电路与系统会议。

T.Isshiki, C.Honsawek, T.Adiono, K.Ito, T.Ohtsuka, D.Li, H.Kunieda: "H.263+ Video Encoder/Decoder LSI Featuring System-MSPA Architecture and Improved Rate Control Method"ISAS-SCI. 1. 195-200 (2001)

T.Isshiki、C.Honsawek、T.Adiono、K.Ito、T.Ohtsuka、D.Li、H.Kunieda：“采用 System-MSPA 架构和改进的速率控制方法的 H.263 视频编码器/解码器 LSI”ISAS-