縦型構造による高速動作有機トランジスタに関する研究

高速运行垂直结构有机晶体管的研究

• 批准号: 02F00327
• 负责人: 工藤 一浩
• 金额: $ 0.96万
• 依托单位: Chiba University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2002
• 资助国家: 日本
• 起止时间: 2002 至 2004
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-02F00327/
• 关键词: 静電誘導トランジスタ; 有機半導体; 有機薄膜トランジスタ; 真空蒸着膜; 銅フタロシアニン; ショットキーゲート; 分子電子デバイス; 高速トランジスタ; 鉛フタロシアニン

有機SITは、低動作電圧、高動作電流という特長を有するため、様々な応用が期待されている。その高性能化をめざし、ヘテロ積層構造の層膜厚などのデバイス構造設計、不純物ドーピング、作製プロセスの最適化を行うことが本研究の目的である。本年度は、まず、Au(ドレイン)/CuPc(半導体活性層)/Al(ゲート)/CuPc(半導体活性層)/ITO(ソース)構造素子における、ゲート電極構造の影響について調べた。スリット状のマスクを用いた蒸着において、マスクと基板との間にスペーサーを挟み、その厚みを制御することで蒸着源のサイズと距離から期待されるAI膜の「にじみ」が得られた。SIT動作のためには「にじみ」領域を増やしてゲートギャップを狭める必用があるが、この方法によって「にじみ」を増やした素子では、ドレイン電流に数十秒オーダーの緩やかな減衰が現れ、ゲートに通常とは逆の負バイアスを印加するか無バイアスで数分保持することによりおよそ初期の値に回復して再び減衰するという現象が見いだされた。CuPc 2層の間にAlの半透膜を挟んだモデル試料(2端子)でも類似の減衰が見られることから、ナノスケールのAlドットが電荷トラップとして働いている可能性が考えられる。現在、確認実験を行っており、まとまり次第論文として発表する予定である。また、上記のような現象による素子設計上の困難を避けるため、数十〜数百nm径のポリスチレン微粒子を基板に付着させて蒸着マスクとして用いることにより、ゲートギャップを含むより複雑なナノ構造を素子に作り込む実験を開始した。現在、微粒子の付着法および各層膜厚について最適化を行う実験が進行中である。

The special features of organic SIT, low operating voltage, and high operating current are the same as the ones that are expected to be used in the future.そのHigh-performance をめざし, ヘテロlaminated structure のlayer film thickness などのデバイス structural design, The purpose of this study is to improve the quality of impurities and optimize the quality of production. This year's は, まず, Au(ドレイン)/CuPc(semiconductor active layer)/Al(ゲート)/CuPc( Semiconductor active layer)/ITO (ソース) structural element and the influence of ITO electrode structure are adjusted.スリット-shaped のマスクを is steamed with いたにおいて, マスクとbase board との间にスペーサーを挟み, そのThick みをcontrol することで steamed source のサイズと distance からanticipation されるAI film の『にじみ』が got られた. SIT action のためには「にじみ」field を嗗やしてゲートギャップを narrow めるmust use があるが, このmethodによって『にじみ』を嗗やした元子では, ドレインcurrentにtens of seconds オーダーのSlow やかな fade がappear れ, ゲートにusually とは reverse のnegative バイアスをInca するか无バイアスでscore Keep the することによりおよそInitial の値にrepair して び waning するというphenomenon いだされた. cPc 2-layer Al semi-permeable membrane を抟んだモデル sample (2 terminals) similar の attenuation が见られることから、ナノスケールのAlドットがchargeトラップとして卍いているpossibilityが考えられる. Now, confirm that the 実験を行っており and the まとまりorder thesis and として発 table are scheduled.また、The above-mentioned のようなphenomenon によるatomic element design difficulty をけるため、のポリスチレンmicroparticles and substrates with diameters of tens to hundreds of nmせて热マスクとして用いることにより、ゲートギャップをIt contains the structure of むより曑なナノをmotoko and the work of り込む実験をstart した. Currently, we are in the process of optimizing the coating thickness of each layer of the microparticles and the thickness of each layer.

项目成果

Joseph, Nakamura, Iizuka Kudo: "Optimization of the CuPc active layer thickness of static induction transistors"Proc. IEEE TENCON 2003. 609-612 (2003)

Joseph、Nakamura、Iizuka Kudo：“静电感应晶体管的 CuPc 有源层厚度的优化”Proc。

Joseph, Hirashima, Nakamura, Iizuka, Kudo: "Fabrication of Organic Static Induction Transistors with Higher Order Nanostructures by Spontaneous Formation"MRS Fall Meeting. K10.57 (2003)

Joseph、Hirashima、Nakamura、Iizuka、Kudo：“通过自发形成法制造具有高阶纳米结构的有机静态感应晶体管”MRS 秋季会议。

Joseph, Nakamura, Kudo: "Optimization of the CuPc active layer thickness of SIT"IEEE TENCON 2003 Abstracts. (発表予定). (2003)

Joseph、Nakamura、Kudo：“SIT 的 CuPc 活性层厚度的优化”IEEE TENCON 2003 摘要（待提交）。