シリコンバーテックス検出器によるトリガー生成の開発

点击翻译按钮获取中文摘要

B中間子を用いて物質と反物質の非対称性(CP非保存)を研究する実験(Belle実験)において、バックグランドをより多く落しB中間子のデータを効率良く取得するトリガーを開発中である。平成15年度夏にBelle実験では新しいシリコンバーテックス検出器(SVD)を導入する予定である。新しいSVDは現行SVDに比べてシリコン検出器ストリップからのシグナルを直接波高弁別器にいれる機能を持っている。B中間子はある特定の位置範囲(4cm程度)のみに生成されるが、バックグランドは広範な範囲(20cm程度)から生成されるので、波高弁別器のアウトプットと検出器の位置の組合せにより、ある事象の生成位置を精度良く(2,3cm程度)しかも事象発生直後(長くても1μ秒以下)に求めることができる。今年度は、次期SVDの組み立て、読みだし回路の開発をほぼ終えて、トリガーシグナルを生成するチップ(VA1TAチップ)の性能評価を行なった。VA1TAチップは内部に多数のパラメータ(プリアンプのシェーピングタイム、シェイパーバイアス、グローバル閾値等約10種類)を持っている。我々はそれらのパラメータを動かしてトリガー生成に最適な条件を見つけ出すのに多大な時間を費やした。思考錯誤の上、安定に動作できる閾値を約8000電子強(シリコン検出器を荷電粒子が通り抜けるときに生成する電子・ホールペアー数の平均の約1/3に相当する)まで下げることができた。この閾値はトリガー生成には十分に低い値である。また、β線をシリコン検出器にあててトリガー効率の測定を行なった。その結果期待通り90%以上の効率を得る事がわかった。今後はこれらのトリガー信号を組み合わせて事象位置を素早く求めるロジックの開発を行なう。