ナノ構造デバイスシミュレーションにおける量子補正多粒子モンテカルロ法に関する研究

半導体の結晶成長技術と微細加工技術の進歩により実現した極微細なナノ構造では,電子の波動性と粒子性という量子力学の最も基本的な性質がデバイス特性に顔を出す。筆者が本研究課題で提案し開発を行った「量子モンテカルロ・デバイスシミュレータ」は,粒子に作用する力に量子補正ポテンシャルを加えることで,電子の波動性に起因する量子サイズ効果をモンテカルロ法に取り入れる方法である。本年度は,本手法をシリコンMOS構造に適用し,2次元量子モンテカルロ・デバイスシミュレータの開発に成功した。具体的には,シリコン伝導帯の多谷構造及び回転楕円体構造を,量子補正ポテンシャルに取り入れる研究を行い,サブバンド構造の変調を伴う量子輸送の解析が可能になった。また,量子補正ポテンシャルをキャリアエネルギーに含めることで,散乱過程における量子化の影響を取り入れた。研究成果としては,まず,反転層電子密度分布の計算結果をシュレディンガー・ポアソン法と比較することで,本シミュレータの妥当性を確認した。特に,シリコン伝導帯の多谷構造を考慮することで,2重縮退バレーと4重縮退バレーの電子輸送を区別して取り扱うことが可能となった。これにより,量子化サブバンドを制御してMOSFETの高性能化を目指す研究に適用できると期待している。また,10nmチャネル長SOI-MOSFETの量子輸送問題について検討を行い,電子輸送特性における量子化の影響を明らかにした。更に,サブ10nm SOI-MOSFETのバリスティック輸送について検討を行った。チャネル内で発生するフォノン散乱の頻度を解析し,サブ10nmデバイスでは,電子はチャネル領域を平均1回程度の散乱しか受けないことを示した。しかし,このようなバリスティック伝導の極限に近づいた状況でも,ドレイン電流は散乱により約10%減少した。MOSFETの極限性能を追求する上で,散乱の影響が無視できないことを示している。この他,サブスレッショルド特性におけるソース・ドレイントンネリングやチャネルソース端におけるキャリア量子輸送問題についても適用を行い,興味深い結果が得られている。研究成果は,論文及び学会講演にて公表して行く予定である。

半導体の結晶成長技術と微細加工技術の進歩により実現した極微細なナノ構造では,電子の波動性と粒子性という量子力学の最も基本的な性質がデバイス特性に顔を出す。筆者が本研究課題で提案し開発を行った「量子モンテカルロ・デバイスシミュレータ」は,粒子に作用する力に量子補正ポテンシャルを加えることで,電子の波動性に起因する量子サイズ効果をモンテカルロ法に取り入れる方法である。本年度は,本手法をシリコンMOS構造に適用し,2次元量子モンテカルロ・デバイスシミュレータの開発に成功した。具体的には,シリコン伝導帯の多谷構造及び回転楕円体構造を,量子補正ポテンシャルに取り入れる研究を行い,サブバンド構造の変調を伴う量子輸送の解析が可能になった。また,量子補正ポテンシャルをキャリアエネルギーに含めることで,散乱過程における量子化の影響を取り入れた。研究成果としては,まず,反転層電子密度分布の計算結果をシュレディンガー・ポアソン法と比較することで,本シミュレータの妥当性を確認した。特に,シリコン伝導帯の多谷構造を考慮することで,2重縮退バレーと4重縮退バレーの電子輸送を区別して取り扱うことが可能となった。これにより,量子化サブバンドを制御してMOSFETの高性能化を目指す研究に適用できると期待している。また,10nmチャネル長SOI-MOSFETの量子輸送問題について検討を行い,電子輸送特性における量子化の影響を明らかにした。更に,サブ10nm SOI-MOSFETのバリスティック輸送について検討を行った。チャネル内で発生するフォノン散乱の頻度を解析し,サブ10nmデバイスでは,電子はチャネル領域を平均1回程度の散乱しか受けないことを示した。しかし,このようなバリスティック伝導の極限に近づいた状況でも,ドレイン電流は散乱により約10%減少した。MOSFETの極限性能を追求する上で,散乱の影響が無視できないことを示している。この他,サブスレッショルド特性におけるソース・ドレイントンネリングやチャネルソース端におけるキャリア量子輸送問題についても適用を行い,興味深い結果が得られている。研究成果は,論文及び学会講演にて公表して行く予定である。