ハードウェアアルゴリズムの進化的合成システムの開発

硬件算法进化综合系统开发

• 批准号: 14780180
• 负责人: 本間 尚文
• 金额: $ 1.28万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2002
• 资助国家: 日本
• 起止时间: 2002 至 2003
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-14780180/
• 关键词: ハードウェアアルゴリズム; 進化的計算手法; VLSI設計技術; 回路合成; 算術演算回路; PCクラスタ; 並列処理; グラフ

平成15年度は,平成14年度に開発した並列EGGを用いて,以下の研究を実施した.1.平成14年度に構築した並列EGGの実現に特化した16ノード程度のPCクラスタを構築した.各ノードには,現有のPCを使用した.OSとしてLinuxを使用し,各ノードを1000Base-TXのネットワークとスィッチにより結合した.並列EGGでは,分散処理される各プロセス間の通信(個体集団の移民プロセス)に厳密なスケジューリングが不要なため,汎用のネットワークスイッチを用いても十分な台数効果が達成できると予想される.実際に、このような仮定が妥当かどうか,PCクラスタ上で並列EGGの動作試験を実施し,実験的に検討した.2.上記1で構築したPCクラスタ上において,並列EGGによる進化実験をおこない,各種の進化パラメータ(ノードあたりの個体数,世代数,遺伝的操作の確率,機能評価方法,個体の選択方法,個体データの通信方法など)ならびに各種のハードウェアパラメータのチューニングを行った.このチューニングのベンチマークとしては,直並列構造の乗算器ならびに積和演算器の合成問題を取り上げた.実際に,アイランドモデルによってノード数に依存する高速化の効果が達成できるかどうかを実験的に検証した.特に,メッセージパッシングによるノード間通信のオーバーヘッドを購入予定のソフトウェアにより注意深く解析した.さらに,並列EGGを用いて,大規模存演算回路生成実験を実施した.具体的には,直並列積和演算器や転置形FIRディジタルフィルタのための乗算器ブロックの生成を試みた.

1. Construction of parallel EGG in FY14 and implementation of PC development in FY16. Each of the above, existing PC is used.OS and Linux are used, each of the above 1000Base-TX is used. Parallel EGG, decentralized processing of communications between the various sites (individual group migration sites), the number of sites to be used, and the number of sites to be used. In fact, this is the first time that the PC has been properly established and the EGG has been tested. 2. The PC has been established and the EGG has been evolved.(Number of individuals, number of generations, operation accuracy of legacy, function evaluation method, individual selection method, individual communication method) The problem of synthesis of parallel structure calculators and product sum calculators is discussed in this paper. In fact, the speed of the system is dependent on the number of users. Special attention should be paid to the analysis of the problem. Today, parallel EGG is used, and large-scale memory loop generation is implemented. Specifically, the direct and parallel product sum algorithm is used to generate FIR data.

项目成果

Kazuya Ishida: "Design and Verification of Parallel Multipliers Using Arithmetic Description Language : ARITH"Proceedings of the 34rd IEEE International Symposium on Multiple-Valued Logic. (採録決定). (2004)

Kazuya Ishida：“使用算术描述语言的并行乘法器的设计和验证：ARITH”第 34 届 IEEE 国际多值逻辑研讨会论文集（已接受）。

Naofumi Homma: "A Systematic Approach for Analyzing Fast Addition Algorithms Using Counter Tree Diagrams"Proceedings of the 2003 IEEE International Symposium on Circuits and Systems. (採録決定). (2004)

Naofumi Homma：“使用计数器树图分析快速加法算法的系统方法”2003 年 IEEE 国际电路与系统研讨会论文集（2004 年已接受）。

本間尚文: "進化的グラフ生成システムとその定係数乗算器合成への応用"第15回 回路とシステム(軽井沢)ワークショップ論文集. 287-292 (2002)

Naofumi Homma：“进化图生成系统及其在常数系数乘法器合成中的应用”第 15 届电路与系统（轻井泽）研讨会论文集 287-292（2002 年）。

Naofumi Homma: "A Framework of Evolutionary Graph Generation System and Its Application to Circuit Synthesis"Proceedings of the 2003 IEEE International Symposium on Circuits and Systems. V-201-V-204 (2003)

Naofumi Homma：“进化图生成系统的框架及其在电路综合中的应用”2003 年 IEEE 国际电路与系统研讨会论文集。

Naofumi Homma: "Evolutionary Graph Generation System with Transmigration Capability and Its Application to Arithmetic Circuit Synthesis"IEE Proceedings -Circuits, Devices and Systems. 149・2. 97-104 (2002)

Naofumi Homma：“具有迁移能力的进化图生成系统及其在算术电路综合中的应用”IEE Proceedings -Circuits、Devices and Systems 149・2 (2002)。