非同期仮想ハードウェア技術を用いた低電力メディア処理プロセッサの試作

1 NECおよびNECエレクトロニクスによる動的リコンフィギャラブルプロセッサDRPを用いて仮想ハードウェアのメカニズムを評価した.この結果,単一系統の状態遷移によりハードウェアを動的に再構成する仮想ハードウェアのメカニズムでは,単純な状態遷移によってなるべく多くの演算を並列化することが性能向上の鍵となることを明らかにした.特にメディア処理に多く用いられる固定小数点演算のマルチサイクル性に着目した最適化手法を提案し,その有効性を示した.2 東京大学のVDEC(大規模集積回路設計教育センター)の協力を得て,非同期回路チップの設計を行った.特に消費電力を抑えつつ回路を高速に動作させるために,非同期マイクロパイプラインの基本要素となるMullerのC素子とフリップフロップからなる回路モジュールをレイアウトレベルで設計した.この結果,既存のものに比べて高速かつ小面積でマイクロパイプラインを実現することのできる非同期回路セルを構築した.3 動的に再構成しながら仮想ハードウェアを実現するためには,OSがメモリの空き領域管理を行うように,ハードウェアの空き領域管理がなされなければならない.これをハードウェアで集中的に行うと管理する領域が増えるにつれ性能上の問題が生じる.しかし,領域管理を分散的に行うための良い方法は知られていなかった。そこで,「圧力」の概念を導入し,ハードウェアモジュール同士が信号をやりとりしながら分散的に領域管理を行うメカニズムを提案しその有効性を示した.4 これらの研究成果を電子情報通信学会論文誌やInternational Conference on Embedded and Ubiquitous Computingにおいて発表した.

1 NECおよびNECエレクトロニクスによる動的リコンフィギャラブルプロセッサDRPを用いて仮想ハードウェアのメカニズムを評価した.この結果,単一系統の状態遷移によりハードウェアを動的に再構成する仮想ハードウェアのメカニズムでは,単純な状態遷移によってなるべく多くの演算を並列化することが性能向上の鍵となることを明らかにした.特にメディア処理に多く用いられる固定小数点演算のマルチサイクル性に着目した最適化手法を提案し,その有効性を示した.2 東京大学のVDEC(大規模集積回路設計教育センター)の協力を得て,非同期回路チップの設計を行った.特に消費電力を抑えつつ回路を高速に動作させるために,非同期マイクロパイプラインの基本要素となるMullerのC素子とフリップフロップからなる回路モジュールをレイアウトレベルで設計した.この結果,既存のものに比べて高速かつ小面積でマイクロパイプラインを実現することのできる非同期回路セルを構築した.3 動的に再構成しながら仮想ハードウェアを実現するためには,OSがメモリの空き領域管理を行うように,ハードウェアの空き領域管理がなされなければならない.これをハードウェアで集中的に行うと管理する領域が増えるにつれ性能上の問題が生じる.しかし,領域管理を分散的に行うための良い方法は知られていなかった。そこで,「圧力」の概念を導入し,ハードウェアモジュール同士が信号をやりとりしながら分散的に領域管理を行うメカニズムを提案しその有効性を示した.4 これらの研究成果を電子情報通信学会論文誌やInternational Conference on Embedded and Ubiquitous Computingにおいて発表した.