权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

次世代集積回路設計のための決定グラフによる論理関数表現に関する研究

下一代集成电路设计中决策图逻辑函数表示研究

基本信息

批准号：
17700010
负责人：
高木一義
金额：
$ 1.98万
依托单位：
Nagoya University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2005
资助国家：
日本
起止时间：
2005 至 2007
项目状态：
已结题

项目摘要

本研究は、超高速集積回路の論理合成手法への応用の観点から、そこで用いられる種々の決定グラフの性質を解明し、応用手法の開発を目指すものである。論理関数表現として種々の決定グラフを考え、決定グラフモデルによる論理表現や計算に関する新しい知見を得ることが本研究の目的である。この観点から、以下の2点について研究を進めてきた。1.新しい決定グラフによる論理関数表現である「根共有型二分決定グラフ」を定式化し、この表現を利用した、超電導デバイスによる論理回路のための論理合成手法を開発してきた。本手法をベンチマーク回路を用いた計算機実験により評価し、この表現手法が先端デバイスによる集積回路設計に適用可能であることを示した。この成果と、他プロジェクトで進めている、順序回路の合成手法、クロックスケジューリング手法、および、レイアウト設計手法を合わせ、超電導デバイスによる論理回路のための計算機援用設計手法の基礎となる枠組みを提案した。これらの成果を統合することにより、今後の先端デバイスによる回路設計において有用な技術が得られることが期待される。2.論理関数を表現する決定グラフの特徴の一つとして変数順序に着目し、その特徴をとらえるパラメータを導入した計算モデルである、「部分順序付き1回読み分岐プログラム」を定式化してきた。前年度に引き続き、この計算モデルに基づいて定義される論理回路の複雑さのクラスの階層構造の分析を進めた。

This study aims to clarify the properties of the logic synthesis methods used in ultra-high speed integrated circuits, and to provide guidance for the development of logic synthesis methods. The purpose of this study is to investigate and determine the logical relationship between the two. The following two points are discussed. 1. The logic correlation expression of the new decision tree is formulated as "root sharing binary decision tree", and the logic synthesis method of the new decision tree is developed by using the logic circuit of the superconductivity tree. This method is applicable to computer implementation, evaluation and performance of integrated circuit design. The results of this research include: the development of logic circuits, the synthesis of sequential circuits, the synthesis of logic circuits. The results of this research are expected to be integrated into the future. 2. The logical relationship is expressed in the order of determining the number of features of the class, and the order of features of the class is expressed in the order of determining the number of features. In the previous year, the analysis of the hierarchical structure of logic circuits was carried out.