集積回路の大域配線上のデータ伝送に着目した効率的アーキテクチャとその設計支援技術

点击翻译按钮获取中文摘要

現在の高度情報化社会において、システムLSIは様々な用途に用いられ、必要不可欠な存在になっている。LSIのプロセス・デバイス技術の面から考えると、ムーアの法則に代表されるようにシリコン上のトランジスタ、金属配線などは年々微細化されており、CMOS回路では90nmテクノロジーが実用的になり、65nmテクノロジーも視野に入ってきている。このような微細なテクノロジーでは、トランジスタの動作速度向上に伴い論理ゲートでの遅延時間が小さくなる一方、相対的に配線遅延が大きくなり、結果として演算回路が数GHzという高速に動作するのに対し、LSIチップ内の機能ブロック間の信号伝送に数クロック〜10クロック程度消費してしまう。本研究では、極微細プロセスLSIでのチップ上の大域配線でのマルチ・サイクルなデータ伝送に着目し、将来のシステムLSIにおいて演算処理能力・消費電力・信頼性などの面から効率的に設計を行うことができるアーキテクチャの検討およびその設計支援技術の構築を目指し、その基盤技術の確立を行った。バス配線が高集積化され、配線間の結合容量が無視できないような状況において、最適な低消費電力・高信頼性符号化方式の提案と評価を行った。主に、提案符号化手法とバス配線面積・消費電力とのトレードオフについて検討を行い、最適な符号の選択手法を示した。また、システムLSIにおける機能ブロック間の接続のために再利用性を考慮したプロトコル変換自動生成技術の提案を行った。バスプロトコルの仕様を入力として、プロトコル変換回路をハードウェア記述言語の形式で出力でき、データ伝送指向のアーキテクチャに有効に活用可能である。これらの成果により、データ伝送を中心とした統合型設計支援環境の確立の方向性を示すことができたと言える。