课题基金 / 基金详情

多値論理基本関数を実現するための電圧モード多値論理VLSIチップの試作と評価

多値論理基本関数を実現するための電圧モード多値論理VLSIチップの試作と評価
电压模式多值逻辑VLSI芯片原型制作与评估,实现多值逻辑基本功能
批准号:
17760328
负责人:
稲葉 基
金额:
$2.24万
依托单位国家:
日本
项目类别:
Grant-in-Aid for Young Scientists (B)
财政年份:
2005
资助国家:
日本
项目状态:
已结题
起止时间:
2005 至 2007

项目摘要

项目成果

相关文献

中文摘要
翻译
本研究最終年度となる平成19年度は,前年度までにトランジスタレベル・レイアウトをおこない,東京大学大規模集積システム設計教育研究センター(VDEC)のVLSI試作サービスで製作・パッケージングされた多値論理VLSIチップの評価ならびに成果発表をおこなった.多値論理は,3つ以上の論理レベルで情報を処理する論理で,現行の2値論理システムの配線占有面積や消費電力といった問題を打開する手法の1つとして注目されている.試作チップには,ニューロンMOSFETを2個ずつ用いて構成できるダウンリテラル回路とアナログインバータ,そしてこれらの応用回路である電圧比較器,多値パスゲート,Tゲート等を搭載した.多値論理信号処理のための基本関数を実現するだけでなく,標準的なCMOSダブルポリシリコンプロセスで製作できることも,これらの回路の大きな長所である.それぞれの試作チップごとに専用のテストベンチの開発し,温度管理のもと,各回路の直流特性,交流特性,クロストーク等の詳細な評価をおこなった.フローティング・ゲート上の初期電荷によって若干のばらつきはあるものの,およそ9割の試作回路で,16個以上の論理レベルによる電圧モード多値論理信号処理を続けられるだけのノイズマージンと線形な可変しきい値特性が確認された.また,前年度の段階でデータ解析が終わっていた実験結果に関しては,国際シンポジウム(第37回ISMVL)へ論文投稿し,査読を経て,5月にオスロで発表ならびに関連分野の研究者・技術者との意見交換をおこなった.
英文摘要
本研究最終年度となる平成19年度は,前年度までにトランジスタレベル・レイアウトをおこない,東京大学大規模集積システム設計教育研究センター(VDEC)のVLSI試作サービスで製作・パッケージングされた多値論理VLSIチップの評価ならびに成果発表をおこなった.多値論理は,3つ以上の論理レベルで情報を処理する論理で,現行の2値論理システムの配線占有面積や消費電力といった問題を打開する手法の1つとして注目されている.試作チップには,ニューロンMOSFETを2個ずつ用いて構成できるダウンリテラル回路とアナログインバータ,そしてこれらの応用回路である電圧比較器,多値パスゲート,Tゲート等を搭載した.多値論理信号処理のための基本関数を実現するだけでなく,標準的なCMOSダブルポリシリコンプロセスで製作できることも,これらの回路の大きな長所である.それぞれの試作チップごとに専用のテストベンチの開発し,温度管理のもと,各回路の直流特性,交流特性,クロストーク等の詳細な評価をおこなった.フローティング・ゲート上の初期電荷によって若干のばらつきはあるものの,およそ9割の試作回路で,16個以上の論理レベルによる電圧モード多値論理信号処理を続けられるだけのノイズマージンと線形な可変しきい値特性が確認された.また,前年度の段階でデータ解析が終わっていた実験結果に関しては,国際シンポジウム(第37回ISMVL)へ論文投稿し,査読を経て,5月にオスロで発表ならびに関連分野の研究者・技術者との意見交換をおこなった.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
Experiment Result of Down Literal Circuit and Analog Inverter on CMOS Double-Polysilicon Process
CMOS双多晶硅工艺下文字电路和模拟逆变器的实验结果
DOI: --
发表时间: 2007
期刊: Proceedings of 37th IEEE International Symposium on Multiple-Valued Logic
影响因子: --
作者: [Hidekata Hontani, Yu Suzuki, Koichiro Deguchi, Hidekata Hontani, Motoi INABA]
通讯作者: Motoi INABA