高性能・低消費電力マルチコアプロセッサ用自動並列化コンパイラに関する研究

点击翻译按钮获取中文摘要

コンピュータのCPUコア部分に対する低消費電力化技術に加えプロセッサチップ上のキャッシュ/ローカルメモリやプロセッサ-集中共有メモリ間のデータ転送を行うデータ転送コントローラ等に対する低消費電力化技術を開発し、現在開発中の高性能・低消費電力マルチコアプロセッサ用自動並列化コンパイラに組み込んだ。更にこれらの低消費電力制御手法をアクセラレータプロセッサ(特定の処理を高速に実行することができる特定用途プロセッサ)向けに拡張し、汎用プロセッサに加えアクセラレータプロセッサを搭載したヘテロジニアスマルチプロセッサのための低消費電力化コンパイル手法を開発した。ヘテロジニアスマルチプロセッサはデジタル信号処理・画像処理といった処理を含むアプリケーションを高速・低電力で実行することが可能であり、特に組み込みシステムで大きな注目を集めている。本研究で開発した低消費電力化技術は、NEDO「大学発事業創出実用化研究開発事業」先進ヘテロジニアス・マルチプロセッサ(AHMP)技術研究開発事業における"1/20の消費電力で高性能プロセッサと同等の処理性能を達成"というプロジェクト目標の達成にも大きく貢献した。またNEDO半導体アプリケーションチッププロジェクト・リアルタイム情報家電用マルチコア技術において早稲田大学/日立/ルネサスで新たに開発したマルチコアチップRP2や、プロジェクトメンバーである富士通のマルチコアプロセッサFR1000といった複数の実マルチコア上でコンパイラによる自動並列化・低消費電力化を実現した。各マルチコアの特長やハードウェア的な制限を考慮し、最適な低消費電力化を行なう手法を開発し、RP2上でのオーディオエンコードプログラムのリアルタイム処理において88%の消費電力削減を達成するなどプロジェクトの目標達成に大きく貢献した。