動的再構成可能デバイスを用いた仮想計算システムに関する研究

本研究では、動的再構成可能プロセッサアレイ(DRPA)の設計・評価環境の構築を行い、DRPAアーキテクチャの設計手法に関する研究を行った。まず、DRPAのProcessing Element(PE)の構成や、PE間の結合網など、アーキテクチャを設計する上で重要となる構成要素を選定し、パラメータを指定することでアーキテクチャを設計可能なモデルアーキテクチャの開発を行った。提案するアーキテクチャでは、並列性やデータフローグラフなどのアプリケーションの特性に応じて、適切なパラメータを与えれば、性能、面積、消費電力において効率のよい具体的なアーキテクチャを容易に設計することが可能である。また、アーキテクチャの性能・面積・消費電力を評価するため、パラメータと実装対象のテクノロジ情報から、自動的にDRPAアーキテクチャのRegister Transfer Level(RTL)モデルをVerilog形式で生成するDRPA Generatorの開発を行った。これにより、容易にアーキテクチャを設計し、Synopsys社のCADツールと連携することで、短期間で性能と面積・消費電力のトレードオフ解析を行うことが可能である。さらに、アプリケーションの開発は、共同研究者の開発したリターゲッタブルコンパイラを用いることで、C言語を拡張した言語により記述することができる。実際にいくつかのアーキテクチャを生成し、トレードオフの解析を行った結果、特にPEの演算粒度に関して、8,16,24,32ビットの各アーキテクチャで比較すると、8ビットの粒度の増加に対して最大遅延が2ns大きくなることがわかった。一方で、プログラムを格納するメモリのサイズは、演算粒度にはあまり影響を受けないことがわかった。本年度は、さらに慶應義塾大学天野研究室で開発を進めている動的再構成可能プロセッサMuCCRA-2およびMuCCRA-Cubeの開発に全工程を通して携わった。特に、MuCCRA-2のアーキテクチャ設計の段階では、アーキテクチャの具体的な検討から、仮想計算メカニズムにおける動的再構成機構の効率化、低消費電力化などでいくつかのアイディアを提案し、実際に90nmのCMOS技術を用いたMuCCRA-2チップを開発した。MuCCRA-2は、すでに評価基板が完成し、実機動作を確認するに至っている。実際に仮想計算メカニズムを搭載したLSIの実例はこれまでほとんどなく、MuCCRA-2に関連する研究は当該分野での高い有効性をもつと考えられる。本年度は、これらの研究成果として、査読付国内シンポジウムおよび国際会議で発表を行った。

本研究では、動的再構成可能プロセッサアレイ(DRPA)の設計・評価環境の構築を行い、DRPAアーキテクチャの設計手法に関する研究を行った。まず、DRPAのProcessing Element(PE)の構成や、PE間の結合網など、アーキテクチャを設計する上で重要となる構成要素を選定し、パラメータを指定することでアーキテクチャを設計可能なモデルアーキテクチャの開発を行った。提案するアーキテクチャでは、並列性やデータフローグラフなどのアプリケーションの特性に応じて、適切なパラメータを与えれば、性能、面積、消費電力において効率のよい具体的なアーキテクチャを容易に設計することが可能である。また、アーキテクチャの性能・面積・消費電力を評価するため、パラメータと実装対象のテクノロジ情報から、自動的にDRPAアーキテクチャのRegister Transfer Level(RTL)モデルをVerilog形式で生成するDRPA Generatorの開発を行った。これにより、容易にアーキテクチャを設計し、Synopsys社のCADツールと連携することで、短期間で性能と面積・消費電力のトレードオフ解析を行うことが可能である。さらに、アプリケーションの開発は、共同研究者の開発したリターゲッタブルコンパイラを用いることで、C言語を拡張した言語により記述することができる。実際にいくつかのアーキテクチャを生成し、トレードオフの解析を行った結果、特にPEの演算粒度に関して、8,16,24,32ビットの各アーキテクチャで比較すると、8ビットの粒度の増加に対して最大遅延が2ns大きくなることがわかった。一方で、プログラムを格納するメモリのサイズは、演算粒度にはあまり影響を受けないことがわかった。本年度は、さらに慶應義塾大学天野研究室で開発を進めている動的再構成可能プロセッサMuCCRA-2およびMuCCRA-Cubeの開発に全工程を通して携わった。特に、MuCCRA-2のアーキテクチャ設計の段階では、アーキテクチャの具体的な検討から、仮想計算メカニズムにおける動的再構成機構の効率化、低消費電力化などでいくつかのアイディアを提案し、実際に90nmのCMOS技術を用いたMuCCRA-2チップを開発した。MuCCRA-2は、すでに評価基板が完成し、実機動作を確認するに至っている。実際に仮想計算メカニズムを搭載したLSIの実例はこれまでほとんどなく、MuCCRA-2に関連する研究は当該分野での高い有効性をもつと考えられる。本年度は、これらの研究成果として、査読付国内シンポジウムおよび国際会議で発表を行った。