動画像圧縮アルゴリズム及びH.264エンコーダLSIの研究

点击翻译按钮获取中文摘要

H.264の動画像圧縮処理の低演算量化を研究の目的とし、実施計画に従い、ハードウェア指向All Zero Block(AZB)検出アルゴリズムおよびハードウェア指向フル動き探索アルゴリズムの2つの課題の研究を進め、3件の国際会議で発表し、1件の学術論文に採択された。ハードウェア指向AZB検出アルゴリズムでは、まず、AZB検出の十分条件を調べるための理論解析を行った。その結果、部分絶対値差分(SAD)計算に基づく、4x4AZB検出アルゴリズムを考案した。また、SAD計算の順序を工夫する事によりハードウェア実装可能とした。さらに、量子化パラメータ(QP)を用いた8x8AZB検出アルゴリズムを提案した。これらの成果は、IEICE論文誌(2009年4月号掲載)、並びに当該分野を代表する国際会議であるEUSIPCO08に掲載された。また、SATDに基づく4x4、8x8のAZB検出アルゴリズムを提案し、やはり代表的な国際会議であるSIP08とMMSP08でそれぞれ発表した。さらに、ガウス分布の残余データに基づき、SATDベースの4x4AZBの閾値計算法を考案した。また8x8SATD分布に基づく静的解析による8x8AZB閾値計算法を考案した。以上の取り組みによりSADに基づく従来手法との比較において、4x4変換に対しては12.16%から42.68%、8x8変換に対しては4.86%to73.55%の演算量削減が図れる見通しを得た。また、SATDベースでは、4x4変換に対しては6%から62.61%、8x8変換に対しては0.95%から79.48%(いずれもQP値によって異なる)の演算量削減の見通しを得た。ハードウェア指向フル動き探索アルゴリズムでは、レート最適化に基づくスキソプモード計算打ち切り手法を考案し、IEEE ICIP09に投稿した。レートとひずみの分布に対する静的解析により、レートとひずみの空間及び時間情報を用いて計算打ち切りを決めている。本手法により、12.1%から72.9%(QPの値やビデオによって異なる)の演算量を削減可能な見通しを得た。