Nano-structure Control of Cu Interconnects by a Very High Purity Plating Processes and Its Application to Next-generation LSIs.

通过极高纯度电镀工艺控制铜互连的纳米结构及其在下一代大规模集成电路中的应用。

• 批准号: 20226014
• 负责人: ONUKI Jin
• 金额: $ 134.2万
• 依托单位: Ibaraki University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (S)
• 财政年份: 2008
• 资助国家: 日本
• 起止时间: 2008 至 2012
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-20226014/
• 关键词: 電子; 情報材料; LSI; Cu配線; 超高純度硫酸銅; 抵抗率; 粒界不純物; 収差補正TEM; 添加剤フリーめっき; Ru膜; クレヴァス; 収差補正STEM; Cu 配線; 添加剤フリー; 超高純度めっき材; 革新的高導電性; 分子動力学シミュレーション; TEG; Cuの高純度化; 微量不純物; 微細構造; ULSI; 超高純度めっき材料; 添加剤フリーめつき技術; 配線抵抗率; パルスめっき技術; 配線評価用TEG

Grain sizes and their distribution in very narrow Cu wires (≦50nm) have a crucial influence on device performances and reliabilities of LSIs. This is because the average grain size in Cu wires becomes smaller for narrower wires and especially. Very fine grains causes substantial resistivity increase and reliability degradation of Cu wires. In order to reduce resistivity and raise reliability, with the final goal being to enhance LSI performance, we have investigated the purification process of Cu wires using high-purity plating materials and little additives and gotten Cu wires with more than 30% lower resistivity than those made with conventional purity plating materials.

极细铜线（≤ 50nm）的晶粒尺寸及其分布对LSI的器件性能和可靠性有着至关重要的影响。这是因为铜线中的平均晶粒尺寸对于较窄的线变得更小，特别是。非常细的晶粒导致Cu线的电阻率显著增加和可靠性降低。为了降低电阻率、提高可靠性，最终提高大规模集成电路的性能，我们研究了使用高纯度电镀材料和少量添加剂对铜线进行纯化的工艺，得到了比用常规纯度电镀材料制成的铜线电阻率降低30%以上的铜线。

项目成果

Evaluation of grain size distribution of Cu interconnects with less than 100nm width by X-ray diffraction method

X射线衍射法评价宽度小于100nm的Cu互连线的晶粒尺寸分布

• 发表时间: 2011
• 作者: 浅野卓;野田進;稲見隆
• 通讯作者: 稲見隆

解説記事2件

2 篇解释文章

高純度めっき材料を用いた 低抵抗率Cu配線形成プロセスの8インチウエハによる検証

使用8英寸晶圆验证使用高纯度电镀材料的低电阻率Cu布线形成工艺

• 发表时间: 2011
• 期刊: 本金属学会誌 75掲載決定
• 作者: 田代優;打越雅仁;三村耕司;一色実;大貫仁
• 通讯作者: 大貫仁

微細Cu配線の微細構造と抵抗率に及ぼす硫酸銅純度の影響

硫酸铜纯度对细铜互连线微观结构和电阻率的影响

• 发表时间: 2011
• 期刊: 日本金属学会誌 5
• 作者: 田代優;大貫仁
• 通讯作者: 大貫仁

新聞発表2件(日刊工業新聞)

2份新闻稿（日刊工业新闻）