Via programmable logic device with tamper resistance fabricated by EB direct writing technique applied for user authentication

通过EB直写技术制作的防篡改可编程逻辑器件应用于用户认证

• 批准号: 20560340
• 负责人: FUJINO Takeshi
• 金额: $ 2.91万
• 依托单位: Ritsumeikan University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2008
• 资助国家: 日本
• 起止时间: 2008 至 2010
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-20560340/
• 关键词: 半導体超微細化; 先端機能デバイス; 電子ビーム描画; プログラマブルロジック; サイドチャネルアタック; 先進機能デバイス

We have studied the LSI fabrication method using EB direct writing, which is cost effective even in the small lifetime production volume. We have proposed the via programmable structured ASIC architecture "VPEX", in which any logic can be programmed by changing only 2-3 via layers.The performance and the cost of VPEX architecture were evaluated compared to standard ASIC architecture. The product of Area and Delay, which is the performance indices, is twice that of ASIC, and the total cost is lower than that of ASIC in the case that the lifetime production volume is less than several ten thousands units.

我们研究了电子束直写LSI的制作方法，这种方法即使在小的寿命周期的生产量下也是经济有效的。提出了一种VIA可编程结构ASIC体系结构VPEx，该体系结构只需改变2~3个VIA层即可对任意逻辑进行编程，并与标准ASIC体系结构进行了性能和成本比较。作为性能指标的面积和延迟的乘积是ASIC的两倍，在生命周期生产量小于数万个单位的情况下，总成本低于ASIC。

项目成果

Domino-RSL方式を用いたDPA耐性を持つDES暗号回路の設計試作と安全性評価

采用Domino-RSL方法的抗DPA DES密码电路原型设计及安全评估

• 发表时间: 2011
• 期刊: 電子情報通信学会技術研究報告書 VLD2010-126
• 作者: 岩井克彦;小島憲司;汐崎充;浅川俊介;藤野毅
• 通讯作者: 藤野毅

Domino-RSL方式を用いたDES暗号回路実装と電力差分解析(DPA)攻撃に対する耐性の検証

使用 Domino-RSL 方法验证 DES 加密电路实现以及对差分功率分析 (DPA) 攻击的抵抗力

• 发表时间: 2009
• 期刊: 電子情報通信学会技術研究報告[VLSI設計技術] VLD2008-140
• 作者: 小島憲司;奥山一樹;牧野友輝;藤野毅
• 通讯作者: 藤野毅

半導体装置およびその製造方法

半导体器件及其制造方法

• 发表时间: 2013

Placement Tool Dedicated for a Via-programmable Logic Device VPEX

专用于 Via 可编程逻辑器件 VPEX 的贴装工具

• 发表时间: 2010
• 作者: 吉川雅弥;國生雄一;藤野毅
• 通讯作者: 藤野毅

ビアプログラマブルロジックデバイスVPEXにおける自動配置ツールの開発と性能評価

过孔可编程逻辑器件VPEX自动贴装工具的开发与性能评估

• 发表时间: 2008
• 作者: 國生雄一;川原崎正英;石橋宏太;西本智広;北村一真;吉川雅弥;藤野毅
• 通讯作者: 藤野毅