Study on relaxed/strained semiconductor layer heterostructures fabricated by ion implantation induced relaxation technique of strained semiconductors

离子注入应变半导体弛豫技术制备弛豫/应变半导体层异质结构的研究

• 批准号: 21560371
• 负责人: MIZUNO Tomohisa
• 金额: $ 3万
• 依托单位: Kanagawa University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2009
• 资助国家: 日本
• 起止时间: 2009 至 2011
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-21560371/
• 关键词: 電子デバイス; 集積回路; 半導体物性; マイクロ・ナノデバイス

We have experimentally demonstrated an abrupt source heterostructure(SHOT) with relaxed/strained layers for a future high speed CMOS, using ion implantation technique. n-and p-SHOTs can be easily fabricated by the slip between the strained layer and the buried oxide on strained Si and SiGe layers, respectively, using the recoil energy of O+or H+ions.

我们在实验上证明了使用离子植入技术的突然源异质结构（SHOT），可为将来的高速CMO提供松弛/紧张的层。通过使用O+或H+离子的后坐力能量，分别在紧张的SI和SIGE层上分别在紧张的Si和Sige层上的氧化层之间的滑动很容易地制造N和P射击。

项目成果

Lateral Source Relaxed/Strained Layer Heterostructures for Ballistic CMOS : Physical Relaxation Mechanism for Strained Layers by O+ Ion Implantation

弹道 CMOS 的横向源弛豫/应变层异质结构：O 离子注入应变层的物理弛豫机制

• 发表时间: 2011
• 期刊: Extended Abst.of SSDM
• 作者: T.Mizuno;J.Takehi;S.Tanabe
• 通讯作者: S.Tanabe

New Source Heterojunction Structures with Relaxed-/Strained-Semiconductors for Quasi-Ballistic Complementary-Metal-Oxide-Semiconductor(CMOS) Transistors : Relaxation Technique of Strained-Substrates and Design of Sub-10nm Devices

用于准弹道互补金属氧化物半导体（CMOS）晶体管的具有松弛/应变半导体的新型源异质结结构：应变衬底的松弛技术和亚10nm器件的设计

• 发表时间: 2010
• 期刊: Jpn. J. Appl. Phys
• 作者: Yamauchi;M. Hasegawa;T. Sameshima;and T. Tezuka
• 通讯作者: and T. Tezuka

Abrupt Source Heterostructures with Lateral-Relaxed/Strained Layers for Quasi-Ballistic CMOS Transistors using Lateral Strain Control Technique of Strained Substrates

使用应变衬底横向应变控制技术的准弹道 CMOS 晶体管的具有横向松弛/应变层的突变源异质结构

• 发表时间: 2010
• 期刊: Extended Abst. of SSDM
• 作者: T. Mizuno;M. Hasegawa;K. Ikeda;M. Nojiri;and T. Horikawa
• 通讯作者: and T. Horikawa

Experimental Study of Single Source-Heterojunction MOS Transistors(SHOTs) for Quasi-Ballistic Regime : Optimization of Source-Hetero Structures and Electron Velocity Characteristics at Low Temperature

准弹道态单源异质结MOS晶体管（SHOT）的实验研究：低温源异质结构和电子速度特性的优化

• 发表时间: 2011
• 期刊: Jpn. J. Appl. Phys
• 作者: T. Mizuno;Y. Moriyama;T. Tezuka;N. Sugiyama;and S. Takagi
• 通讯作者: and S. Takagi

単一半導体を用いた新ソースヘテロ構造の検討:(I)緩和Si/歪Siヘテロ構造

利用单一半导体的新型源异质结构研究：（一）松弛Si/应变Si异质结构

• 发表时间: 2009
• 作者: 水野智久;溝口直樹;谷本光太郎;山内知明;鮫島俊之
• 通讯作者: 鮫島俊之