权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

宇宙電磁環境計測システムの開発及び小型集積化

空间电磁环境测量系统研制与紧凑集成

基本信息

批准号：
10J01779
负责人：
福原始
金额：
$ 1.34万
依托单位：
Kyoto University
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2010
资助国家：
日本
起止时间：
2010 至 2012
项目状态：
已结题

项目摘要

本研究の目的は、宇宙空間において電磁環境を計測するシステムの小型化・集積化である。具体的には、特定用途向集積回路(ASIC : Application Specific Integrated Circuit)技術を用いて、プラズマ波動と呼ばれる電波の観測機器を小型化する。平成24年度は、昨年度までに開発を行った、科学衛星に搭載されるプラズマ波動の波形を観測する「波形捕捉受信器」について、そのシステムの詳細と、過去の惑星探査機に搭載された受信器に比べて観測チャンネル面積を1/20にまで縮小することに成功した成果をEurope Geophysics Union General Assembly 2012において発表し、また学術論文Measurement Science and Technologyに投稿した。投稿した論文は、査読、修正の結果、掲載されることが決定している。この論文の発表により、広帯域で高感度、低雑音な性能を要求されるプラズマ波動受信器においてもASICによる小型化の有効性が確認されることになり、今後の深宇宙探査ミッションあるいは同時多点観測ミッションにおいて、ASICを搭載したプラズマ波動受信器の採用とそれによる新たな科学的成果が期待される。並行して開発を進めている「周波数掃引型スペクトル受信器」については、観測周波数帯域を掃引するために必要不可欠な周波数シンセサイザの設計・試作を行った。周波数シンセサイザであるPhase-Locked Loop (PLL)に必要な電圧制御発振器、ループフィルタ、位相比較器、分周器の回路設計、レイアウト設計を行い、TSMCO.25μmCMOSプロセスを用いて試作を行い、動作の確認を行った。その結果PLLとして所望の周波数にロックする動作が確認され適切に動作していることが確認された。また、周波数掃引型スペクトル受信器の開発の進捗状況について、Japan Geophysics Union Meeting 2012において発表を行った。

The purpose of this study is to miniaturize and integrate the system for measuring electromagnetic environment in outer space. Specific application Specific Integrated circuit (ASIC) technology is used to reduce the size of radio wave measurement equipment. In 2012, the European Geophysics Union General Assembly announced the successful launch of a scientific satellite in 2014, which was launched in 2012 to measure the waveform of the signal ratio. Measurement Science and Technology The submission of the paper is subject to review, revision, disclosure, and decision. The development of this paper requires high sensitivity and low noise performance in a wide band. New scientific results are expected for future deep cosmic exploration. The design and trial operation of the "Cycle Sweep Type Signal Receiver" in parallel with the development of the "Cycle Sweep Type Signal Receiver" shall be carried out in accordance with the requirements of the "Cycle Sweep Type Signal Receiver". Phase Locked Loop (PLL) is the necessary part for voltage control oscillator, phase comparator, phase splitter loop design, phase loss design, TSMCO.25μ m CMOS PLL application test, operation confirmation. The desired PLL frequency is determined by the appropriate operation. The progress of the development of the signal receiver was discussed at the Japan Geophysics Union Meeting 2012.