単電子トランジスタ/CMOS融合による新機能回路の実現に向けた研究

单电子晶体管/CMOS结合实现新功能电路的研究

• 批准号: 10J07824
• 负责人: 鈴木 龍太
• 金额: $ 1.34万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2010
• 资助国家: 日本
• 起止时间: 2010 至 2012
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-10J07824/
• 关键词: 単電子トランジスタ; 電子デバイス; シリコン; 集積回路; 半導体; CMOS

単電子トランジスタ(SET)は、その究極的な微細化の可能性を生かした集積回路応用が期待されているが、室温で動作するためには数nm程度の微細な構造が必要であり、その作製は容易ではない。本研究は、CMOSと作製プロセスの互換性が高い、幅3nm程度と極めて細いシリコンナノワイヤチャネルを有する室温動作SETを対象とし、その歩留まりを改善するとともに、SETとCMOS回路を集積化させた新たな情報処理回路の動作実証を目指している。デバイスの歩留まり改善について、ナノワイヤチャネル形成のための電子ビームリソグラフィーの最適化をこれまでに行った。本年度は、リソグラフィーによるナノワイヤチャネル形成後のプロセスの改善を試みた。従来はチャネル形成後にウェットッチングと熱酸化によって最終チャネル幅と高さを3nm程度まで縮小させていたが、ウェットッチングのレートの変動により幅制御性が低下する懸念があった。そこで、熱酸化のみによるチャネル狭細化を行うことで幅制御性が向上すると考え、プロセスを変更してデバイスを試作した。しかし、作製されたデバイスは想定よりも最終チャネル幅が大きくなり、室温動作SETの歩留まりは従来のプロセスよりも低かった。これはシリコン微細構造における酸化レートの低下により、幅制御性が低下したためであると考えられる。一方、前年度に引き続き、電子ビームリソグラフィーによるシングルドット構造チャネルの直接的形成を試みた。描画パターンの改良により、より小さなシングルドット構造を形成できるようになったが、それを適用してデバイスを作製するには到らなかった。また、回路応用に関しては、これまでに、SETと同一チップ上に良好な性能のCMOS論理ゲートを集積することに成功しているが、SETとCMOS回路を組み合わせた動作は実証していなかった。本年度においては、CMOSアナログセレクタ回路をSETと集積化し、その回路動作を室温にて実証した。

The possibility of miniaturization of the computer system (SET), the possibility of miniaturization, the use of the expected temperature, room temperature, temperature In this study, the CMOS system is sensitive to the high degree of interactivity, the amplitude of the 3nm is high, the temperature of the room temperature is high, the temperature is improved, and the CMOS loop is integrated. The action of the new emotional loop is the target of the experiment. It is necessary to improve the operation of the enterprise, and to improve the performance of the computer system. This year, we will try to improve our performance after the formation of this year's financial crisis. After the formation of the system, there are significant differences between the two groups in terms of the amplitude, the level of 3nm, the level of activity, the temperature, the temperature, and the temperature. In the process of acidizing and acidizing, the line is narrowed, the amplitude is measured up, the test is done, and the image is changed. In this case, I want to know if you want to change the size of the room temperature, the room temperature, the SET, the temperature, the temperature. In this paper, the author has made a series of experiments, such as acidification, low temperature, low temperature, low temperature On the one hand, in the previous year, there was a direct formation of an attempt on the part of the party and the company in the previous year. Draw a picture of how to make an improvement, make a picture, make a picture, and use it to make a picture of yourself. Good performance, good performance This year, the circuit SET collection is active, and the circuit action is room temperature. This year, the CMOS circuit is designed to activate the circuit.

项目成果

室温動作単電子トランジスタとCMOS 1-bitアナログセレクタの集積化

室温单电子晶体管和 CMOS 1 位模拟选择器集成

• 发表时间: 2013
• 作者: R.Isogai;S.Suzuki;K.Nakamura;N.Sagara;T.Goto;H.Takagi;Y.Nakamura;P.B.Lim;M.Inoue;鈴木龍太，野末喬城，更屋拓哉，平本俊郎
• 通讯作者: 鈴木龍太，野末喬城，更屋拓哉，平本俊郎

Fully CMOS-Compatible Fabrication Process of Room-Temperature Operating Silicon Single-Electron Transistors

完全 CMOS 兼容的室温工作硅单电子晶体管制造工艺

• 发表时间: 2012
• 作者: Ryota Suzuki;Motoki Nozue;Takuya Saraya;and Toshiro Hiramoto
• 通讯作者: and Toshiro Hiramoto

室温動作シリコン単電子トランジスタとCMOSアナログセレクタ回路の集積化

室温硅单电子晶体管与CMOS模拟选择器电路的集成

• 发表时间: 2013
• 作者: J.Serrano;et al.;鈴木龍太，野末喬城，更屋拓哉，平本俊郎
• 通讯作者: 鈴木龍太，野末喬城，更屋拓哉，平本俊郎

シリコンナノワイヤチャネルを有する室温動作単電子/単正孔トランジスタにおけるドット形成メカニズム

具有硅纳米线通道的室温单电子/单孔晶体管的点形成机制

• 发表时间: 2012
• 作者: 永妻忠夫;久武信太郎;鈴木龍太，野末喬城，更屋拓哉，平本俊郎
• 通讯作者: 鈴木龍太，野末喬城，更屋拓哉，平本俊郎

Integration of CMOS 1-bit address decoders and single-electron transistors operating at room temperature

集成 CMOS 1 位地址解码器和室温下运行的单电子晶体管

• 发表时间: 2012
• 作者: Ryota Suzuki;Motoki Nozue;Takuya Saraya and Toshiro Hiramoto
• 通讯作者: Takuya Saraya and Toshiro Hiramoto