Research on Test Methodology for 3D Integrated SoCs
3D集成SoC测试方法研究
基本信息
- 批准号:21700059
- 负责人:
- 金额:$ 2.75万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Young Scientists (B)
- 财政年份:2009
- 资助国家:日本
- 起止时间:2009 至 2011
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
The objective of this research is to find efficient methods of test generation and design for testability to achieve high quality and low cost test for 3D integrated SoCs. In this research, I focused attention on temperature during test and test data volume for 3D integrated SoCs. Consequently, I established a test generation method to reduce temperature-variation-induced delay test quality loss and a test cost optimization method that can achieve high quality delay test with low test data volume.
本研究的目的是寻找有效的测试生成和可测性设计方法,以实现高质量和低成本的3D集成SoC测试。在这项研究中,我专注于温度在测试和测试数据量的3D集成SoC。因此,我建立了一个测试生成方法,以减少温度变化引起的延迟测试质量损失和测试成本优化方法,可以实现高质量的延迟测试,低测试数据量。
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
Thermal-uniformity-aware X-filling to reduce temperature-induced delay variation for accurate at-speed testing
- DOI:10.1109/vts.2010.5469578
- 发表时间:2010-04
- 期刊:
- 影响因子:0
- 作者:T. Yoneda;M. Inoue;Yasuo Sato;H. Fujiwara
- 通讯作者:T. Yoneda;M. Inoue;Yasuo Sato;H. Fujiwara
高精度遅延テストのためのテストパターン生成法
高精度延迟测试的测试模式生成方法
- DOI:
- 发表时间:2011
- 期刊:
- 影响因子:0
- 作者:Tomokazu Yonedaノルウェートロンハイム.;Makoto Nakao;Michiko Inoue;Yasuo Sato and Hideo Fujiwara;Tomokazu Yoneda;堀慧悟
- 通讯作者:堀慧悟
A Test Pattern Optimization to Reduce Spatial and Temporal Temperature Variations
减少空间和时间温度变化的测试模式优化
- DOI:
- 发表时间:2011
- 期刊:
- 影响因子:0
- 作者:Tomokazu Yoneda;Makoto Nakao;Michiko Inoue;Yasuo Sato and Hideo Fujiwara
- 通讯作者:Yasuo Sato and Hideo Fujiwara
BISTにおける高品質遅延故障テストのためのシード選択法
BIST 中高质量延迟故障测试的种子选择方法
- DOI:
- 发表时间:2010
- 期刊:
- 影响因子:0
- 作者:Hidetaka Muguruma;Yuichi Tsujita;竹谷啓
- 通讯作者:竹谷啓
Faster-than-at-speed test for increased test quality and in-field reliability
- DOI:10.1109/test.2011.6139131
- 发表时间:2011-09
- 期刊:
- 影响因子:0
- 作者:T. Yoneda;Keigo Hori;M. Inoue;H. Fujiwara
- 通讯作者:T. Yoneda;Keigo Hori;M. Inoue;H. Fujiwara
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
YONEDA Tomokazu其他文献
YONEDA Tomokazu的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('YONEDA Tomokazu', 18)}}的其他基金
Research on Design for Testability for Multi-Clock Domain SoCs
多时钟域SoC的可测试性设计研究
- 批准号:
18700046 - 财政年份:2006
- 资助金额:
$ 2.75万 - 项目类别:
Grant-in-Aid for Young Scientists (B)














{{item.name}}会员




