Research on Design for Testability for Multi-Clock Domain SoCs
Research on Design for Testability for Multi-Clock Domain SoCs
多时钟域SoC的可测试性设计研究
批准号：
18700046
负责人：
YONEDA Tomokazu
金额：
$2.44万
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2006
资助国家：
日本
项目状态：
已结题
起止时间：
2006 至 2008
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
プロセッサコア、機能コア、メモリコアなどのコア毎に異なるクロック周波数で動作するマルチクロックドメイン・システムオンチップに対するテスト容易化設計に関する研究を行った。その結果、高品質かつ高速テストを実現するための課題を明確化し、その課題を解決するテストアーキテクチャおよびテストスケジューリング手法の確立を行った。
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
TAM design and optimization for transparency-based soc test
基于透明的 soc 测试的 TAM 设计和优化
基于透明的 soc 测试的 TAM 设计和优化
DOI：
--
发表时间：
2007
期刊：
Proceedings of the IEEE 25th VLSI Test Symposium (VTS'07) (To appear)
影响因子：
--
作者：
[T.Yoneda, A.Shuto, H.Ichihara, T.Inoue, H.Fujiwara]
通讯作者：
H.Fujiwara
An optimal test bus design for transparency-based soc test
基于透明的 soc 测试的最优测试总线设计
基于透明的 soc 测试的最优测试总线设计
DOI：
--
发表时间：
2006
期刊：
Digest of Papers, IEEE 7th Workshop on RTL and High Level Testing (WRTLT'06)
影响因子：
--
作者：
[T.Yoneda, A.Shuto, H.Ichihara, T.Inoue, H.Fujiwara]
通讯作者：
H.Fujiwara
NoC-compatible Wrapper Design and Optimization Under Channel Bandwidth and Test Time Constraints
通道带宽和测试时间限制下的 NoC 兼容包装器设计和优化
通道带宽和测试时间限制下的 NoC 兼容包装器设计和优化
DOI：
--
发表时间：
2008
期刊：
IEICE Transactions on Information and Systems Vol.E91-D, No.7
影响因子：
--
作者：
[Fawnizu Azmadi Hussin, Tomokazu Yoneda, Hideo Fujiwara]
通讯作者：
Hideo Fujiwara
Test Scheduling for Multi-Clock Domain SoCs under Power Constraint
功率约束下多时钟域SoC的测试调度
功率约束下多时钟域SoC的测试调度
DOI：
--
发表时间：
2008
期刊：
IEICE Transactions on Information and Systems Vol.E91-D, No.3
影响因子：
--
作者：
[Tomokazu Yoneda, Kimihiko Masuda and Hideo Fujiwara]
通讯作者：
Kimihiko Masuda and Hideo Fujiwara
Designing power-aware wrapper for multi-clock domain cores using clock domain partitioning
使用时钟域分区为多时钟域内核设计功耗感知包装器
使用时钟域分区为多时钟域内核设计功耗感知包装器
DOI：
--
发表时间：
2006
期刊：
Digest of Papers, IEEE 7th Workshop on RTL and High Level Testing (WRTLT'06)
影响因子：
--
作者：
[T.E.Yu, T.Yoneda, D.Zhao, H.Fujiwara]
通讯作者：
H.Fujiwara
共 26 条
Research on Test Methodology for 3D Integrated SoCs
-
批准号：21700059
-
项目类别：Grant-in-Aid for Young Scientists (B)
-
资助金额：$2.75万
-
财政年份：2009
-
负责人：YONEDA Tomokazu
-
依托单位：
海外基金