Development of methods for testing and diagnosing faults on clock lines in system LSIs
Development of methods for testing and diagnosing faults on clock lines in system LSIs
批准号:
22500048
负责人:
HIGAMI Yoshinobu
金额:
$2.08万
依托单位:
依托单位国家:
日本
项目类别:
Grant-in-Aid for Scientific Research (C)
财政年份:
2010
资助国家:
日本
项目状态:
已结题
起止时间:
2010 至 2012
中文摘要
点击翻译按钮获取中文摘要
英文摘要
:I n this research, we have developed a testing and a diagnosis method for system LSIs. Targets are delay faults and bridging faults on clock lines. The method locates a fault site in a circuit under diagnosis, and it applies a simulation-based approach. The effectiveness of the method are confirmed by the computer simulation for benchmark circuits.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
DOI:
10.1109/prdc.2012.15
发表时间:
2012
期刊:
Proc. Pacific Rim Int. Symposium on Dependable Computing
影响因子:
--
作者:
[Y. Higami, H. Takahashi, S. Kobayashi and K. Saluja]
通讯作者:
S. Kobayashi and K. Saluja
Fault Simulation and Test Generation for Clock Delay Faults
时钟延迟故障的故障仿真和测试生成
DOI:
10.1109/aspdac.2011.5722299
发表时间:
2011
期刊:
Proc. Asia and South Pacific Design Automation Conference
影响因子:
--
作者:
[Y. Higami, H. Takahashi, S. Kobayashi and K. Saluja]
通讯作者:
S. Kobayashi and K. Saluja
Generation of Diagnostic Tests for Transition Faults Using a Stuck-at ATPG Tool
使用卡住 ATPG 工具生成转换故障诊断测试
DOI:
--
发表时间:
2012
期刊:
IEICE Trans. on Inf. & Systems
影响因子:
--
作者:
[Y. Higami, H. Takahashi, S. Kobayashi and K. Saluja]
通讯作者:
S. Kobayashi and K. Saluja
クロック信号線の遅延故障に対するテスト生成について
关于时钟信号线延迟故障的测试生成
DOI:
--
发表时间:
2010
期刊:
影响因子:
--
作者:
[樋上喜信, 高橋寛, 小林真也, Kewal K.Saluja]
通讯作者:
Kewal K.Saluja
FTC 研究会
联邦贸易委员会研究小组
DOI:
--
发表时间:
2010
期刊:
影响因子:
--
作者:
[樋上喜信, 高橋寛, 小林真也, Kewal K.Saluja, 樋上喜信,高橋寛,小林真也,Kewal K. Saluja]
通讯作者:
樋上喜信,高橋寛,小林真也,Kewal K. Saluja
共 8 条
Research on High Dependable Test for Crosstalk Faults in High Speed VLSIs
-
批准号:19500045
-
项目类别:Grant-in-Aid for Scientific Research (C)
-
资助金额:$2.16万
-
财政年份:2007
-
负责人:HIGAMI Yoshinobu
-
依托单位: