Development of methods for testing and diagnosing faults on clock lines in system LSIs

开发系统LSI时钟线故障的测试和诊断方法

• 批准号: 22500048
• 负责人: HIGAMI Yoshinobu
• 金额: $ 2.08万
• 依托单位: Ehime University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2010
• 资助国家: 日本
• 起止时间: 2010 至 2012
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-22500048/
• 关键词: ディペンダブルコンピューティング; 論理回路の故障検査; LSIの故障診断; 故障検査; システムLSI; クロック信号線; 遅延故障; テストパターン生成; LSIの設計・テスト; 故障診断; 論理回路

：I n this research, we have developed a testing and a diagnosis method for system LSIs. Targets are delay faults and bridging faults on clock lines. The method locates a fault site in a circuit under diagnosis, and it applies a simulation-based approach. The effectiveness of the method are confirmed by the computer simulation for benchmark circuits.

在本研究中，我们发展了一套系统LSI的测试与诊断方法。目标是时钟线上的延迟故障和桥接故障。该方法定位在被诊断的电路中的故障站点，它适用于基于仿真的方法。对基准电路的计算机仿真验证了该方法的有效性。

项目成果

Diagnosis for Bridging Faults on Clock Lines

时钟线桥接故障诊断

• DOI: 10.1109/prdc.2012.15
• 发表时间: 2012
• 期刊: Proc. Pacific Rim Int. Symposium on Dependable Computing
• 作者: Y. Higami;H. Takahashi;S. Kobayashi and K. Saluja
• 通讯作者: S. Kobayashi and K. Saluja

Fault Simulation and Test Generation for Clock Delay Faults

时钟延迟故障的故障仿真和测试生成

• DOI: 10.1109/aspdac.2011.5722299
• 发表时间: 2011
• 期刊: Proc. Asia and South Pacific Design Automation Conference
• 作者: Y. Higami;H. Takahashi;S. Kobayashi and K. Saluja
• 通讯作者: S. Kobayashi and K. Saluja

Generation of Diagnostic Tests for Transition Faults Using a Stuck-at ATPG Tool

使用卡住 ATPG 工具生成转换故障诊断测试

• 发表时间: 2012
• 期刊: IEICE Trans. on Inf. & Systems
• 作者: Y. Higami;H. Takahashi;S. Kobayashi and K. Saluja
• 通讯作者: S. Kobayashi and K. Saluja

クロック信号線の遅延故障に対するテスト生成について

关于时钟信号线延迟故障的测试生成

• 发表时间: 2010
• 作者: 樋上喜信;高橋寛;小林真也;Kewal K.Saluja
• 通讯作者: Kewal K.Saluja

FTC 研究会

联邦贸易委员会研究小组

• 发表时间: 2010
• 作者: 樋上喜信;高橋寛;小林真也;Kewal K.Saluja;樋上喜信,高橋寛,小林真也,Kewal K. Saluja
• 通讯作者: 樋上喜信,高橋寛,小林真也,Kewal K. Saluja