Robustness against delay variations and design optimization for datapath circuits with post silicon timing tuning mechanism
具有硅后时序调谐机制的数据路径电路的延迟变化鲁棒性和设计优化
基本信息
- 批准号:22560326
- 负责人:
- 金额:$ 2.41万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Scientific Research (C)
- 财政年份:2010
- 资助国家:日本
- 起止时间:2010 至 2012
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
LSIs suffers variations during fabrication process, and timing fault due to those variations is one of the biggest problems for current and future advanced LSIs. Timing skew tuning after fabrication (Post Silicon Skew Tuning) is a key technology to overcome such timing problem and to draw the best possible performance of individual chip. Register transfer level design optimizations of LSIs with PSST mechanism and skew tuning algorithms together with optimized timing test schedule have been developed in this project.
大规模集成电路在制造过程中会受到各种因素的影响,由这些因素引起的时序故障是当前和未来先进大规模集成电路面临的最大问题之一。制造后的时序偏斜调谐(Post Silicon Skew Tuning)是克服这种时序问题并使单个芯片获得最佳性能的关键技术。本计画针对具PSST机制的大规模集成电路的暂存器传输级设计与时序测试的最佳化进行研究。
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
耐遅延変動データパス合成における性能を考慮した可変式順序制約付レジスタ割り当て
考虑延迟容忍数据路径综合性能的可变顺序约束寄存器分配
- DOI:
- 发表时间:2010
- 期刊:
- 影响因子:0
- 作者:西本昌彦;G.H.Takaoka;T.Kawai;井上恵介,金子峰雄
- 通讯作者:井上恵介,金子峰雄
Performance-Driven Register Write Inhibition in High-Level Synthesis under Strict Maximum-Permissible Clock Latency Range
在严格的最大允许时钟延迟范围下的高级综合中性能驱动的寄存器写入禁止
- DOI:
- 发表时间:2012
- 期刊:
- 影响因子:0
- 作者:Keisuke Inoue;Mineo Kaneko
- 通讯作者:Mineo Kaneko
Test Planning for Post-Silicon Skew Tuning Based on Graph Partitioning
基于图分区的硅后偏差调整测试规划
- DOI:
- 发表时间:2013
- 期刊:
- 影响因子:0
- 作者:Tomofumi Zushi;Yoshinari Kamakura;Kenji Taniguchi;Iwao Ohdomari;Takanobu Watanabe;Mineo Kaneko
- 通讯作者:Mineo Kaneko
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
KANEKO Mineo其他文献
KANEKO Mineo的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('KANEKO Mineo', 18)}}的其他基金
Theory and Optimization of Reliable Datapath Circuits having Robustness against Delay Variation
具有抗延迟变化鲁棒性的可靠数据路径电路的理论与优化
- 批准号:
19560340 - 财政年份:2007
- 资助金额:
$ 2.41万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Theory and Design Method of Clock-less Datapath for Next Generation VLSIs
下一代VLSI无时钟数据路径理论与设计方法
- 批准号:
16560294 - 财政年份:2004
- 资助金额:
$ 2.41万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Three Dimensional Dapapath Synthesis for Nanotechnology VLSIs
纳米技术 VLSI 的三维 Dapapath 合成
- 批准号:
14550321 - 财政年份:2002
- 资助金额:
$ 2.41万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Theory and design of fault tolerant integrated systems
容错集成系统理论与设计
- 批准号:
09450158 - 财政年份:1997
- 资助金额:
$ 2.41万 - 项目类别:
Grant-in-Aid for Scientific Research (B)