Designing High-speed and Low Power Arithmetic Units using fine-grain 3D Die Stacking Technologies
Designing High-speed and Low Power Arithmetic Units using fine-grain 3D Die Stacking Technologies
使用细粒度 3D 芯片堆叠技术设计高速、低功耗运算单元
批准号：
22700044
负责人：
EGAWA Ryusuke
金额：
$2.16万
依托单位：
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2010
资助国家：
日本
项目状态：
已结题
起止时间：
2010 至 2011
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
Three-dimensional (3-D)integration technologies have been expected to overcome the limitations of conventional microprocessors, which integrated by two-dimensional (2-D)implementation technologies. However, design space of 3-D stacked circuits is not explores well so far. To clarify the design space and methods of 3-D integrated arithmetic units, this research proposes and evaluates the circuit partitioning techniques for floating point arithmetic units.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
Cache Partitioning Strategies for 3-D Stacked Vector
3-D 堆叠向量的缓存分区策略
3-D 堆叠向量的缓存分区策略
DOI：
--
发表时间：
2010
期刊：
Processors in proceedings of IEEE 3D System Integration Conference 2010
影响因子：
--
作者：
[Yusuke Funaya, Ryusuke Egawa, Hiroyuki Takizawa, and Hiroaki Kobayashi]
通讯作者：
and Hiroaki Kobayashi
Effects of 3-D Stacked Vector Cache on Energy Consumption
3-D 堆叠矢量缓存对能耗的影响
3-D 堆叠矢量缓存对能耗的影响
DOI：
10.1109/3dic.2012.6263026
发表时间：
2012
期刊：
Proceedings of IEEE 3DIC 2012
影响因子：
--
作者：
[Ryusuke Egawa, Yusuke Funaya, Ryu-ichi Nagaoka, Yusuke Endo, Akihiro Musa, Hiroyuki Takizawa and Hiroaki Kobayashi]
通讯作者：
Hiroyuki Takizawa and Hiroaki Kobayashi
3次元積層技術を用いた倍精度浮動小数点加算回路設計に関する一考察
采用3D堆叠技术的双精度浮点加法器电路设计研究
采用3D堆叠技术的双精度浮点加法器电路设计研究
DOI：
--
发表时间：
2012
期刊：
影响因子：
--
作者：
[Ryusuke Egawa, Yusuke Endo, Jubee Tada, Hiroyuki Takizawa, Gensuke Goto, Hiroaki Kobayashi, 千葉雄太,遠藤裕亮,船矢祐介,江川隆輔,滝沢寛之,小林広明]
通讯作者：
千葉雄太,遠藤裕亮,船矢祐介,江川隆輔,滝沢寛之,小林広明
Cache Partitioning Strategies for 3-D Stacked Vector Processors
3-D 堆叠式矢量处理器的缓存分区策略
3-D 堆叠式矢量处理器的缓存分区策略
DOI：
10.1109/3dic.2010.5751453
发表时间：
2010
期刊：
Proceedings of IEEE 3D System Integration Conference 2010
影响因子：
--
作者：
[Yusuke Funaya, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi]
通讯作者：
Hiroaki Kobayashi
3次元積層型乗算器の回路分割手法に関する研究
3D堆叠乘法器电路划分方法研究
3D堆叠乘法器电路划分方法研究
DOI：
--
发表时间：
2010
期刊：
影响因子：
--
作者：
[佐藤義永, 撫佐昭裕, 江川隆輔, 滝沢寛之, 岡部公起, 小林広明, 坂井一仁,多田十兵衛,江川隆輔,小林広明,後藤源助]
通讯作者：
坂井一仁,多田十兵衛,江川隆輔,小林広明,後藤源助
共 11 条
Design Space Exploration of Future Microprocessors using the post CMOS devices
-
批准号：15K12000
-
项目类别：Grant-in-Aid for Challenging Exploratory Research
-
资助金额：$2.25万
-
财政年份：2015
-
负责人：EGAWA Ryusuke
-
依托单位：
Designing of Ultra High-Speed and Compact Variable Latency PipelinedArithmetic Units
-
批准号：19700037
-
项目类别：Grant-in-Aid for Young Scientists (B)
-
资助金额：$2.34万
-
财政年份：2007
-
负责人：EGAWA Ryusuke
-
依托单位：
海外基金