実測評価に基づく一時故障に強靭な低電力向け集積回路の設計手法

点击翻译按钮获取中文摘要

本年度の研究では回路シミュレーションを用いて中性子起因のソフトエラーの評価を行った。近年の微細化によってソフトエラーの発生頻度は増加しており、特に問題となっているのが多ビットエラーである。多ビットエラーが生じるとソフトエラー耐性回路である多重化回路や、ECCなどのエラー訂正回路でもエラーとなる。本研究では多ビットエラーを回路シミュレーションにより評価する手法の検討を行い、昨年度に行ったソフトエラーの実測結果と比較を行った。昨年度行ったフリップフロップにおける多ビットエラーの実測では基板電位を固定するウェルコンタクトを密に配置することで多ビットエラーの発生率を1/100に低減できることを確認した。基板を抵抗と容量を用いてモデル化し、中性子線による基板電位の変動を回路シミュレーションで評価可能とする方法を提案した。基板のモデル化により、多ビットエラーの発生原理である寄生バイポーラ効果の影響を回路シミュレーションによって高速に評価することを可能とした。提案モデルを用いて多ビットエラーのラッチ問距離依存性を評価した。シミュレーションの結果は実測と比較して発生率が1/4程度と小さいものの、ラッチ間距離に対して指数関数的に減少する傾向は一致した。回路シミュレーションによる評価結果は国内会議で発表を行い、昨年度の研究成果である多ビットェラーの測定結果を国際会議で発表した。