実測評価に基づく一時故障に強靭な低電力向け集積回路の設計手法

基于实际测量和评估的具有临时故障恢复能力的低功耗集成电路设计方法

基本信息

  • 批准号：
    12J07662
  • 负责人：
    古田 潤
  • 金额：
    $ 1.15万
  • 依托单位：
    Kyoto University
  • 依托单位国家：
    日本
  • 项目类别：
    Grant-in-Aid for JSPS Fellows
  • 财政年份：
    2012
  • 资助国家：
    日本
  • 起止时间：
    2012 至 2013
  • 项目状态：
    已结题

项目摘要

本年度の研究では回路シミュレーションを用いて中性子起因のソフトエラーの評価を行った。近年の微細化によってソフトエラーの発生頻度は増加しており、特に問題となっているのが多ビットエラーである。多ビットエラーが生じるとソフトエラー耐性回路である多重化回路や、ECCなどのエラー訂正回路でもエラーとなる。本研究では多ビットエラーを回路シミュレーションにより評価する手法の検討を行い、昨年度に行ったソフトエラーの実測結果と比較を行った。昨年度行ったフリップフロップにおける多ビットエラーの実測では基板電位を固定するウェルコンタクトを密に配置することで多ビットエラーの発生率を1/100に低減できることを確認した。基板を抵抗と容量を用いてモデル化し、中性子線による基板電位の変動を回路シミュレーションで評価可能とする方法を提案した。基板のモデル化により、多ビットエラーの発生原理である寄生バイポーラ効果の影響を回路シミュレーションによって高速に評価することを可能とした。提案モデルを用いて多ビットエラーのラッチ問距離依存性を評価した。シミュレーションの結果は実測と比較して発生率が1/4程度と小さいものの、ラッチ間距離に対して指数関数的に減少する傾向は一致した。回路シミュレーションによる評価結果は国内会議で発表を行い、昨年度の研究成果である多ビットェラーの測定結果を国際会議で発表した。
This annual の study で は loop シ ミ ュ レ ー シ ョ ン を with い て in temper cause の ソ フ ト エ ラ ー の review 価 を line っ た. Recent の ultra-micronization model.the に よ っ て ソ フ ト エ ラ ー の 発 raw frequency は raised plus し て お り, に problem と な っ て い る の が more ビ ッ ト エ ラ ー で あ る. Born more ビ ッ ト エ ラ ー が じ る と ソ フ ト エ ラ ー patience loop で あ る multiple loop や, ECC な ど の エ ラ ー correction circuit で も エ ラ ー と な る. This study で は more ビ ッ ト エ ラ ー を loop シ ミ ュ レ ー シ ョ ン に よ り review 価 す る gimmick の 検 lines for を い, yesterday's annual に っ た ソ フ ト エ ラ ー の be measured results と を line っ た. Yesterday annual line っ た フ リ ッ プ フ ロ ッ プ に お け る more ビ ッ ト エ ラ ー の be measured で は substrate potential を fixed す る ウ ェ ル コ ン タ ク ト を dense に configuration す る こ と で more ビ ッ ト エ ラ ー の 発 を に 1/100 low birth rate minus で き る こ と を confirm し た. Substrate を を と resistance capacity with い て モ デ ル し and temper in line に よ る substrate potential の - move を loop シ ミ ュ レ ー シ ョ ン で may review 価 と す る method proposed を し た. Substrate の モ デ ル change に よ り, multiple ビ ッ ト エ ラ ー の 発 raw principle で あ る parasitic バ イ ポ ー ラ unseen fruit の influence を loop シ ミ ュ レ ー シ ョ ン に よ っ て high-speed に review 価 す る こ と を may と し た. Proposal モデ を を uses モデ て to ask for distance dependence を to evaluate 価 and た た. シ ミ ュ レ ー シ ョ ン は の results be measured と compare し て 発 birth rate が 1/4 degree と small さ い も の の, ラ ッ チ distance between に し seaborne て index number of masato に reduce す る consistent tendency は し た. Loop シ ミ ュ レ ー シ ョ ン に よ る review 価 results は domestic conference で 発 table を い, yesterday's annual の research で あ る more ビ ッ ト ェ ラ ー の determination results を international conference で 発 table し た.

项目成果

期刊论文数量（0）
专著数量（0）
科研奖励数量（0）
会议论文数量（0）
专利数量（0）
Effects of neutron-induced well potential perturbation for multiple cell upset of flip-flops in 65nm
中子诱导的势阱扰动对 65nm 触发器多单元扰动的影响
  • DOI：
    10.1109/tns.2012.2229718
  • 发表时间：
    2013
  • 期刊：
    IEEE Transactions on Nuclear Science
  • 影响因子：
    1.8
  • 作者：
    Jun Furuta;Ryosuke Yamamoto;Kazutoshi Kobayashi;Hidetoshi Onodera
  • 通讯作者：
    Hidetoshi Onodera
Measurement of Distance-dependent Multiple Upsets of Flip-Flops in 65nm CMOS Process
65nm CMOS 工艺中触发器与距离相关的多次翻转的测量
  • DOI：
  • 发表时间：
    2012
  • 期刊：
  • 影响因子：
    0
  • 作者：
    Jun Furuta;Kazutoshi Kobayashi;Hidetoshi Onodera
  • 通讯作者：
    Hidetoshi Onodera
ソフトエラーによる多ビットエラーのラッチ間距離依存性の評価
软错误引起的多位错误的锁存器间距离依赖性的评估
  • DOI：
  • 发表时间：
    2012
  • 期刊：
  • 影响因子：
    0
  • 作者：
    古田潤;小林和淑;小野寺秀俊
  • 通讯作者：
    小野寺秀俊
微細プロセスにおける耐ソフトエラー集積回路の設計手法
微处理中抗软错误集成电路的设计方法
  • DOI：
  • 发表时间：
    2012
  • 期刊：
  • 影响因子：
    0
  • 作者：
    古田潤;山本亮輔;増田政基;岡田翔伍;久保田勘人;小林和淑;小野寺秀俊
  • 通讯作者：
    小野寺秀俊
Impact of cell distance and well-contact density on neutron-induced Multiple Cell Upsets
{{ item.title }}
{{ item.translation_title }}
  • DOI：
    {{ item.doi }}
  • 发表时间：
    {{ item.publish_year }}
  • 期刊：
    {{ item.journal_name }}
  • 影响因子：
    {{ item.factor }}
  • 作者：
    {{ item.authors }}
  • 通讯作者：
    {{ item.author }}

数据更新时间：{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ monograph.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ patent.updateTime }}

古田 潤其他文献

古田 潤的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI：
    {{ item.doi }}
  • 发表时间：
    {{ item.publish_year }}
  • 期刊：
    {{ item.journal_name }}
  • 影响因子：
    {{ item.factor }}
  • 作者：
    {{ item.authors }}
  • 通讯作者：
    {{ item.author }}
立即体验

{{ truncateString('古田 潤', 18)}}的其他基金

ゲート駆動回路とGaN HEMTの単一集積化による高速化と低ノイズ化の両立
通过栅极驱动电路和GaN HEMT的单一集成实现高速和低噪声
  • 批准号：
    23K03793
  • 财政年份：
    2023
  • 资助金额：
    $ 1.15万
  • 项目类别：
    Grant-in-Aid for Scientific Research (C)
{{ showInfoDetail.title }}

作者：{{ showInfoDetail.author }}

知道了