Reconfigurable Computing. Design methodology for dynamic systems on partially reconfigurable chips

模具集成整理系统auf einem Baustein war bisher den and wendungsspezifischen Schaltungen (ASICS) vorbehalten。Durch den和haltenden技术chen Fortschritt können jedoch inzwischen每个fpga（现场可编程门阵列）和集成平台von Systemen genutzt werden。fpga weisen en Vergleich zu asic eine geringere nutzbare Logikdichte er eine deutlich höhere Flexibilität auf, da die implementierte Schaltung believe of während des Betriebs durch dynamicreconfiguration verändert werden kann。Um die große Flexibilität von fpga f<e:1> r den Systementwurf nutzbar zu machen, bedarfneer Konzepte。dzentrale Ziel dieses Forschungsprojekts . dzentrale verkn<s:1> pfung of bekannten schl<s:1> sselkonzepd . dasic - system - wurf der Eigenschaft der dynamicchen re配置冯fpga雷达。在此基础上，建立了一种基于动态通信的集成模块（prozesssoren， DSPS, speccher, En-/Dekoder, Filter usw）。在berber<s:1> cksichtigung spaltenweiser Veränderungen in FPGA werden alle Module die maximale Höhe der FPGA-Fläche einnehmen and entsprechend ihrer Komplexität in der Breite varien。在Baustein的模块定位中，我们发现了一个新的模块，它是一个集成模块，它是一个集成模块。[1] [1] [1] [1] [1] [1] [1] [1] [1] [1] [1] [2] [1] [1] [1] [1] [1] [1] [1] [1] [1] [1] [1] [1] [3]Dies ermöglicht die Realisierung von dynamischen Systemen， deren Zusammensetzung and siich ständig ändernde Anforderungen angep助理werden kann。

Die Integration ganzer Systeme auf einem Baustein war bisher den anwendungsspezifischen Schaltungen (ASICS) vorbehalten. Durch den anhaltenden technologischen Fortschritt können jedoch inzwischen auch FPGAs (Field-Programmable Gate Arrays) als Integrationsplattform von Systemen genutzt werden. FPGAs weisen im Vergleich zu ASICs eine geringere nutzbare Logikdichte aber eine deutlich höhere Flexibilität auf, da die implementierte Schaltung beliebig oft während des Betriebs durch dynamische Rekonfiguration verändert werden kann. Um die große Flexibilität von FPGAs für den Systementwurf nutzbar zu machen, bedarf es neuer Konzepte. Das zentrale Ziel dieses Forschungsprojekts stellt daher die Verknüpfung der bekannten Schlüsselkonzepte aus dem ASIC-Systementwurf mit der Eigenschaft der dynamischen Rekonfiguration von FPGAs dar. Der im Rahmen des Projekts dargestellte Ansatz sieht die Implementierung einer standardisierten Kommunikationsinfrastruktur sowie den dynamischen Austausch von beliebigen vorsynthetisierten Modulen (Prozessoren, DSPS, Speicher, En-/Dekoder, Filter usw.) vor. Unter der Berücksichtigung spaltenweiser Veränderungen im FPGA werden alle Module die maximale Höhe der FPGA-Fläche einnehmen und entsprechend ihrer Komplexität in der Breite variieren. Die Festlegung der genauen Position der Module im Baustein findet nicht wie beim klassischen Entwurf zum Zeitpunkt der Synthese statt, sondern erst zur Laufzeit. Hierfür sollen im Rahmen des Projekts geeignete Algorithmen zur Umplatzierung der Module und zur Defragmentierung freigewordener Ressourcen entwickelt werden. Dies ermöglicht die Realisierung von dynamischen Systemen, deren Zusammensetzung an sich ständig ändernde Anforderungen angepasst werden kann.