歪みＳｉＧｅスピンＭＯＳＦＥＴの創製

本研究課題は，IoT社会の実現に向けて大きな問題となっている情報処理にかかるエネルギーの問題を解決すべく，超低消費電力化が期待されるスピンMOSFETの実現を最終目標としている．本年度は，スピン伝導層への歪み印加による不純物誘起谷間スピン反転散乱の抑制と強磁性体/半導体界面の原子層制御による室温磁気抵抗比の二桁増大を達成した．前年度の結果から，緩和SiGeを形成した際に，高品質な強磁性膜の成長が可能な(111)面上では， 格子定数の大きなGe上にSiGe層を成長した際に欠陥導入が起こりやすく，歪みが緩和してしまうことが明らかになった．そこで，歪みSiGeを形成するために，歪みSiGeの成長条件の探索を行った． 成長条件を最適化した試料のX線回折の結果から歪みSiGeを作製することに成功した．また，Hall効果測定から歪み緩和SiGeと比較して移動度が２倍以上に増大を観測した．歪みSiGeをチャネル層に用いた横型スピンバルブ素子を作製し，スピン緩和時間を測定したところ，低温ではあるが緩和SiGeと比較して3倍程度に増大することが明らかになった．これは低温において支配的な不純物誘起スピン反転散乱が歪み印可によって抑制されているためであると考えられ，歪みによるスピン緩和抑制の効果を実験的に示した初めての結果である．強磁性体/半導体(Ge)界面では前年度の構造評価からGeが強磁性ホイスラー合金へと拡散することでスピン注入効率が低減していることが明らかにされていた．そこで，室温におけるスピン信号の増大に向けて，強磁性ホイスラー合金/Ge界面にFe原子層を挿入することで取り組んだ．Fe原子層を挿入した場合に界面の構造評価から挿入しなかった場合と比較してGeの拡散を1/3程度に抑制することに成功し，室温の磁気抵抗比は二桁程度増大する結果が得られつつある．

本研究課題は，IoT社会の実現に向けて大きな問題となっている情報処理にかかるエネルギーの問題を解決すべく，超低消費電力化が期待されるスピンMOSFETの実現を最終目標としている．本年度は，スピン伝導層への歪み印加による不純物誘起谷間スピン反転散乱の抑制と強磁性体/半導体界面の原子層制御による室温磁気抵抗比の二桁増大を達成した．前年度の結果から，緩和SiGeを形成した際に，高品質な強磁性膜の成長が可能な(111)面上では， 格子定数の大きなGe上にSiGe層を成長した際に欠陥導入が起こりやすく，歪みが緩和してしまうことが明らかになった．そこで，歪みSiGeを形成するために，歪みSiGeの成長条件の探索を行った． 成長条件を最適化した試料のX線回折の結果から歪みSiGeを作製することに成功した．また，Hall効果測定から歪み緩和SiGeと比較して移動度が２倍以上に増大を観測した．歪みSiGeをチャネル層に用いた横型スピンバルブ素子を作製し，スピン緩和時間を測定したところ，低温ではあるが緩和SiGeと比較して3倍程度に増大することが明らかになった．これは低温において支配的な不純物誘起スピン反転散乱が歪み印可によって抑制されているためであると考えられ，歪みによるスピン緩和抑制の効果を実験的に示した初めての結果である．強磁性体/半導体(Ge)界面では前年度の構造評価からGeが強磁性ホイスラー合金へと拡散することでスピン注入効率が低減していることが明らかにされていた．そこで，室温におけるスピン信号の増大に向けて，強磁性ホイスラー合金/Ge界面にFe原子層を挿入することで取り組んだ．Fe原子層を挿入した場合に界面の構造評価から挿入しなかった場合と比較してGeの拡散を1/3程度に抑制することに成功し，室温の磁気抵抗比は二桁程度増大する結果が得られつつある．