SEUを利用した高位置分解能型半導体検出器の開発

点击翻译按钮获取中文摘要

当該研究の目的は、商用のSRAMメモリチップを応用して、荷電粒子に対する新しい放射線検出器を開発することである。当該年度は、単層のSRAMメモリチップの荷電粒子に対する検出効率を測定した。先行研究により、SRAMに印加する動作電圧を大きく下げるとSEUによるビットフリップの確率(つまり、検出効率)が冪乗で上昇することが報告されている。200Mbqのストロンチウム線源を用い、印加電圧を変えながら、SRAMチップに照射を繰り返し、印加電圧に対して、約1%の検出効率を測定した。1%の検出効率では測定器として機能しない。しかしながら、印加電圧を大きく下げると自然にビットフリップを起こす確率も必然的に増加する事を利用して、印加電圧の代わりに、この自然にビットフリップを起こす事象をノイズと規定し、ノイズに対する検出効率を算出すると、おおよそ、20%まで検出効率が上昇することを確認した。これは、つまり、ノイズの量を制御するフィードバック回路などを駆使すれば、最大20%の検出効率が達成できることを示している。今後は、多層のSRAMチップで同様の測定を行うこと、さらには、当該研究費を使って、具体的な検出器の製作に取り掛かる。第一段階の検出器の製作は、既存の半導体検出器の電極の四方周りに、SRAMチップを配置するものである。これにより、電極のサイズよりもさらに１桁小さい空間分解能を得ることが可能になる。最終的には、SRAMを多層に配置することによって、100倍以上の空間分解能を得ることを目的としている。