3次元低消費電力メニーコアプロセッサを指向した自律最適制御アーキテクチャの開発

3D低功耗众核处理器自主最优控制架构开发

• 批准号: 13J05513
• 负责人: 小松 与志也
• 金额: $ 0.58万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2013
• 资助国家: 日本
• 起止时间: 2013 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-13J05513/
• 关键词: FPGA; 再構成可能LSI; 非同期式回路; Network-on-Chip

本研究で目的としている「3次元低消費電力メニーコアプロセッサを指向した自律最適制御アーキテクチャ」ではコア間通信を制御するルーターに非同期FPGAを導入することで、1. 処理内容に応じてFPGAを再構成することでルーターの消費電力と面積を削減2. 大規模回路で問題となるトランジスタの特性と配線遅延のばらつきを非同期式回路技術により克服を実現する。しかし、従来の非同期FPGAはデータの処理に特化した単純なロジックブロックから構成されるため、ルーターに代表される複雑なデータパス制御が要求されるアプリケーションは開発が難しい。この問題を解決するため、ハンドシェークコンポ一ネント(HC)に基づくアプリケーション開発に適した非同期FPGAを提案した。HCは演算回路や処理順序制御回路などの非同期式回路における機能要素をモデル化したものであり、アプリケーションは複数のHCが接続された「ハンドシェークサーキット」として表現される。ハンドシェークサーキットは非同期式回路記述言語から合成することも可能であり、大規模で複雑なアプリケーションの開発に適する。提案FPGAでは各ロジックブロックへHCを直接マッピングすることができるため、HCベース設計の設計容易性を活用できる。また提案FPGAは2種類のロジックブロックから構成され、HCの種類に応じて利用するロジックブロックを選択することで効率のよい実装を実現する。本研究で目標としているアーキテクチャは多数の非同期FPGAを内蔵するため、アプリケーションを開発しやすい非同期FPGAアーキテクチャは不可欠である。しかしこれまで大規模なアプリケーションの設計容易性に着目した非同期FPGAアーキテクチャはほとんど提案されていなかったため、本研究のみならず学術・産業の面からも重要な成果といえる。

The purpose of this study is to introduce 3-D low power consumption FPGA into asynchronous FPGA. Processing content: FPGA reconfiguration: power consumption and area reduction: 2. The problem of large scale loop is that it can be overcome by asynchronous loop technology. In addition, non-synchronous FPGAs are required to customize the processing of data, and the processing of data is difficult. This problem is solved by the following methods: HC algorithm loop and processing sequence control loop, asynchronous loop, functional elements of the system, etc. The development of asynchronous loop description speech synthesis is possible, and large-scale complex loop description is appropriate. The proposal FPGA can be used for the ease of design of each page. The proposed FPGA is composed of two types of components, and the HC type is used to select the components and implement the performance. The purpose of this study is to develop the architecture of most asynchronous FPGAs. The ease of design of large-scale FPGAs focuses on asynchronous FPGAs, and the important results of this research are presented in academic and industrial fields.

项目成果

Architecture of an Asynchronous FPGA for Handshake-Component-Based Design

• DOI: 10.1587/transinf.e96.d.1632
• 发表时间: 2012-09
• 期刊: IEICE Trans. Inf. Syst.
• 作者: Y. Komatsu;M. Hariyama;M. Kameyama

設計容易性を指向した非同期FPGAのアーキテクチャ

异步 FPGA 架构，易于设计

• 发表时间: 2013
• 作者: 小松与志也;張山昌論;亀山充隆
• 通讯作者: 亀山充隆

An Area-Efficient Asynchronous FPGA Architecture for Handshake-Component-Based Design

用于基于握手组件设计的面积高效异步 FPGA 架构

• 发表时间: 2013
• 期刊: Proc. International Conference on Engineering of Reconfigurable Systems and Algorithms
• 作者: Yoshiya Komatsu;Masanori Hariyama and Michitaka Kameyama
• 通讯作者: Masanori Hariyama and Michitaka Kameyama