权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

再構成可能LSIの高信頼化に関する研究

可重构LSI高可靠性研究

基本信息

批准号：
11J07446
负责人：
一ノ宮佳裕
金额：
$ 0.83万
依托单位：
Kumamoto University
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2011
资助国家：
日本
起止时间：
2011 至 2012
项目状态：
已结题

项目摘要

情報処理システムは多くのLSIで構成される.そこで,情報処理システムの信頼性を向上させるために,FPGA(Field Programmable Gate Array)を用いたディペンダブルシステムの研究を行っている.平成24年度は, 1.ソフトエラー耐性評価技術の確立, 2.動的部分再構成を用いたハードエラー回避, 3.ソフトエラー・ハードエラーに対する自己修復ディペンダブルシステムについて研究を行った.1.ソフトエラー耐性を評価するために,再構成を用いたフォルト注入評価システムを構築した.評価時間は再構成回数に依存するため,故障隠蔽・復旧が可能な高信頼回路の評価には長い時間を要する.そこで,評価時間の短縮に向けてフレーム単位部分再構成の提案とブートストラップ法の適用を行った.フレーム単位部分再構成により1回あたりの再構成時間を5～10分の1に短縮した.また,ブートストラップ法により再構成回数を40分の1に削減した.この内容は,IEICE英文誌への掲載および国際会議1件(ICFPT)で発表を行った.この評価システムにより,これまで行ってきたソフトエラーに対する高信頼化が有効であることを確認した.2.部分再構成を用いることで物理的な故障であるハードエラーを動的に回避し,継続動作することができる.しかし,予め回避先の再構成データを保持しておく必要があり,ハードエラー回避の柔軟性が低い.そこで,FPGAの部分再構成領域問で部分再構成データを再配置可能とする設計手法の提案を行った.これにより必要とされる部分再構成データの数を削減した.この内容は,国際会議2件(FCCM,ICA3PP)で発表を行った.3.最後に,ソフトエラー・ハードエラー両方から自己復旧可能なシステムの構築を行った.三重冗長化,動的再構成,再配置設計を組み合わせることにより,FPGA内部での動的なソフトエラー復旧・ハードエラー回避を可能とした.これにより再構成可能LSIを用いることで故障に対する高い回復力を実現できることを示した.

Information processing system is composed of LSI. In this paper, the information processing system of the information technology to improve the performance of the FPGA(Field Programmable Gate Array) for the use of the selection process of the system research. Heisei 24 years, 1. The establishment of the resistance evaluation technology, 2. The dynamic part of the reconstruction to use the middle class avoidance, 3. The soft class, the middle class. The evaluation time is dependent on the number of cycles formed, and the fault recovery time is dependent on the evaluation time of the possible high signal cycle. In this paper, the author reviews the application of shortening time and reconstructing unit parts. The reconstruction time of the single part is 5~10 minutes and 1 minute is shortened. The number of re-composition cycles is 40 minutes and 1 minute. The content of this article is as follows: IEICE English Journal and International Conference 1 (ICFPT). The evaluation of the system is based on the evaluation of the system, the analysis of the system. To avoid the previous composition of the structure to maintain the necessary to avoid the flexibility of the low. A proposal for a design approach to partial reconfiguration of FPGAs is proposed. The number of parts that need to be reorganized is reduced. The content of this paper is 2 international conferences (FCCM,ICA3PP), and the table is presented. 3. Finally, the table is presented. Triple redundancy, dynamic reconfiguration, reconfiguration design, combination, dynamic recovery, reconfiguration, reconfiguration. This is the first time that the LSI has been reconstructed.