Spezialarchitekturen zur Kryptanalyse von RSA und DL-Verfahren sowie Algorithmik für das allgemeine Zahlkörpersieb

我是Rahmen dieses hochgradiing interdisziplinären项目管理技术的现实主义和kostengeng.com . nstige特种机械制造技术与制造技术的集成。Eine solche Faktorisierung ermöglicht das Brechen des RSA-Verfahrens mit 1024 Bit，在fast allen sicherheitprodukten （z.b.m Internet- der Bankenbereich）中使用这种方法。Da die it contricononellen Reichweite ist, git it einigen Jahren von fhrenden Kryptologen Vorschläge f<e:1> r专用硬件，die allerdings of sehr riskanten technologies（风险技术）annahmen basien。华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为华为基于fpga的vhdl - implementiergen von Teilen der Architektur，基于硬件结构的fpga仿真技术。Ein Ziel des projects list eine zuverlässige Einschätzung der Sicherheit von RSA sowie der Fähigkeit großer Organisationen, 1024-Bit-Zahlen zu faktorisieren。在此基础上，提出了一种基于爱因斯坦算法的高效实现算法。

Im Rahmen dieses hochgradig interdisziplinären Projekts soll eine technologisch realistische und kostengünstige Spezialmaschine zur Faktorisierung von 1024-Bit-Zahlen entwickelt werden. Eine solche Faktorisierung ermöglicht das Brechen des RSA-Verfahrens mit 1024 Bit, das heutzutage in fast allen Sicherheitsprodukten (z.B. im Internet- oder Bankenbereich) eingesetzt wird. Da dies mit konventionellen Rechnern außer Reichweite ist, gibt es seit einigen Jahren von führenden Kryptologen Vorschläge für Spezialhardware, die allerdings auf sehr riskanten Technologieannahmen basieren. Ausgehend von unseren Vorarbeiten zu ECM-Spezialhardware sowie unserer SHARK-Architektur, die sich durch hohe Modularität und Skalierbarkeit auszeichnet und nur auf konventioneller CMOS-Technologie basiert, wird das Design weiterentwickelt und optimiert. Hierzu dienen Simulationen des allgemeinen Zahlkörpersiebs und der Hardwarestrukturen von SHARK, aber auch konkrete VHDL-Implementierungen von Teilen der Architektur in FPGAs. Ein Ziel des Projekts ist eine zuverlässige Einschätzung der Sicherheit von RSA sowie der Fähigkeit großer Organisationen, 1024-Bit-Zahlen zu faktorisieren. Insbesondere erwarten wir Einsichten in die effiziente Realisierung sehr komplexer Algorithmen in spezieller Hardware.