Formale Verifikation sequentieller und arithmetischer Schaltungsblöcke durch strukturelle Methoden

Ziel des Projektes ist die Entwicklung neuer Algorithmen fr die formale verification sequentieller Schaltungen。Es了Verifikationsaufgaben sowohl来自民主党德国等价性检查als欧什来自民主党德国模型检查betrachtet……本文主要研究了两方面的问题：一是算法研究，二是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究，三是算法研究。

Ziel des Projektes ist die Entwicklung neuer Algorithmen für die formale Verifikation sequentieller Schaltungen. Es werden Verifikationsaufgaben sowohl aus dem Bereich equivalence checking als auch aus dem Bereich model checking betrachtet...Es sollen strukturelle Verfahren zur Traversierung endlicher Automaten entwickelt werden, die einerseits zur Partitionierung des Verifikationsproblems in Teilprobleme, andererseits aber auch als eigenständige Algorithmen zur Lösung von Verifikationsaufgaben aus den Bereichen equivalence checking und model checking dienen können.