Effiziente Leistungsbewertung mit Hilfe von Entscheidungsdiagrammen
Effiziente Leistungsbewertung mit Hilfe von Entscheidungsdiagrammen
批准号:
5296896
负责人:
Professor Dr.-Ing. Ulrich Herzog
金额:
$0.0万
依托单位国家:
德国
项目类别:
Research Grants
财政年份:
2001
资助国家:
德国
项目状态:
已结题
起止时间:
2000-12-31 至 2002-12-31
中文摘要
Im Rahmen des beantragten Vorhabens sollen Datenstrukturen und Schumen für die Repräsentation und Analyse stochastischer Leistungmodelle entwickelt韦尔登.韦尔登模型的特殊化是随机过程,具有马尔可夫特性。在结构化进程的后续支持下,将解决综合代表性和有效分析韦尔登的新问题。Als Basis-Datenstruktur韦尔登由多终端BDD组成。Es sollen Techniken entwickelt韦尔登,die für eine breite Klasse prozessalgebraischer Modelle extreme speicherplatzsparende Repräsentationen gestatten.一个最重要的问题是如何将BDD数据结构统一起来进行数值分析,并将其应用于基于BDD的分析模型。Zu diesem Zweck韦尔登bestehende BDD-解释器和他们的实施系统与帮助从Messungen分析。Die besonders zeitkritischen Teile dieser sollen dann in Zusammenhang mit den am Lehrstuhl arbeitenden Experten für Hardware/Software Codesign in VHDL spezifiziert und prototypisch mittels prgrammierbarer Hardware realisiert韦尔登. Mit Hilfe des dabei entstehenden BDD-Coprozessors soll die Geschwindigkeit der BDD-basedBeerechnungen erheblich gesteigert韦尔登,wovon insesondere die numerischen Verfahren fr die Markovanalysis profitieren.在项目中,也会有一个原型软件工具包,数据结构和操作系统的实现以及特定硬件的功能。
英文摘要
Im Rahmen des beantragten Vorhabens sollen Datenstrukturen und Algorithmen für die Repräsentation und Analyse stochastischer Leistungsmodelle entwickelt werden. Zur Modellspezifikation werden stochastische Prozessalgebren mit Markov-Charakter eingesetzt. Durch die konsequente Ausnutzung der Strukturierungskonzepte von Prozessalgebren sollen neue Möglichkeiten der kompakten Repräsentation und effiziente Analyse erschlossen werden. Als Basis-Datenstruktur werden binäre Entscheidungsdiagramme (Multi-Terminal BDDs) verwendet. Es sollen Techniken entwickelt werden, die für eine breite Klasse prozessalgebraischer Modelle extrem speicherplatzsparende Repräsentationen gestatten. Ein wichtiges Ziel ist dabei die Beschleunigung der auf BDD-Datenstrukturen arbeitenden numerischen Analyseverfahren, da diese zur Zeit den Flaschenhals des BDD-basierten Ansatzes bilden. Zu diesem Zweck werden bestehende BDD-Algorithmen und ihre Implementierungen systematisch mit Hilfe von Messungen analysiert. Die besonders zeitkritischen Teile dieser Algorithmen sollen dann in Zusammenhang mit den am Lehrstuhl arbeitenden Experten für Hardware/Software Codesign in VHDL spezifiziert und prototypisch mittels prgrammierbarer Hardware realisiert werden. Mit Hilfe des dabei entstehenden BDD-Coprozessors soll die Geschwindigkeit der BDD-basierten Berechnungen erheblich gesteigert werden, wovon insbesondere die numerischen Verfahren für die Markovanalyse profitieren. Im Rahmen des Projekts wird auch ein prototypisches Software-Werkzeug entstehen, das die Datenstrukturen und die auf ihnen arbeitenden Verfahren implementiert und dazu die Funktionalität der beschriebenen Spezialhardware nutzt.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
Automatische Verifikation von Qualitätsmerkmalen verteilter Systeme
-
批准号:5176626
-
项目类别:Research Grants
-
资助金额:$0.0万
-
财政年份:1999
-
负责人:Professor Dr.-Ing. Ulrich Herzog
-
依托单位:
Methodik und Werkzeuge zur Entwicklung optimierter Echtzeitsysteme im Kontext von SDL/MSC und VHDL
-
批准号:5275402
-
项目类别:Priority Programmes
-
资助金额:$0.0万
-
财政年份:1996
-
负责人:Professor Dr.-Ing. Ulrich Herzog
-
依托单位:
海外基金