Schnelle Datenregeneratoren für die hochbitratige opto-elektronische Datenübertragung basierend auf Silizium-CMOS-Technologie

基于光电技术的数据分析与数据分析与数据分析。Konzepte zur Realisierung von taktricgewinung and Datenentscheider f<e:1> rnrz - datenraten von 10 Gbit/s auder Basis von si - cmos - technology sollen unsusuet and hand von demonstratoreverificerden。中国科学院院士、院士、院士、院士、院士、院士、院士、院士、院士、院士、院士、院士、院士等。在欧洲和美国，在欧洲和美国，在欧洲，在美国，在欧洲，在欧洲，在欧洲，在美国，在欧洲，在欧洲，在美国，在欧洲，在美国。Das beschriebene Vorhaben ist Teil eines gemeinsam mit Kollegen von von Universität斯图加特和东南大学，中国南京，bei der DFG sovei mit dem国家自然科学基金资助的通信项目，Das die Entwicklung kompletter Chip-Sätze f<s:1> r Sender和Empfänger光电子通信系统datenbertragungsstrecken bei 10 Gbit/s和sowie von verbesserten Komponenten f<e:1> 40gbit /s zum Ziel hat。

Gegenstand des beantragten Projektes ist die Entwicklung von integrierten Schaltkreisen für die Datenregeneration in hochbitratigen opto-elektronischen Datenübertragungsstrecken. Konzepte zur Realisierung von Taktrückgewinnung und Datenentscheider für NRZ-Datenraten von 10 Gbit/s auf der Basis von Si-CMOS-Technologien sollen untersucht und anhand von Demonstratoren verifiziert werden. Sofern diese Konzepte Vorteile auch bei III/VTechnologien erwarten lassen, sollen darüber hinaus entsprechende Untersuchungen bei 40 Gbit/s NRZ- und gegebenenfalls RZ-Datenrate durchgeführt und ebenfalls durch Demonstratoren verifiziert werden. Die Realisierung der ASICs soll im Rahmen von direkten bilateralen Kontakten zu Halbleiterherstellem oder über Serviceangebote z.B. im Rahmen von CMP in Europa und MOSES in den USA erfolgen. Das beschriebene Vorhaben ist Teil eines gemeinsam mit Kollegen von der Universität Stuttgart und der Southeast University Nanjing, China, bei der DFG sowie mit dem NSFC beantragten Projektes, das die Entwicklung kompletter Chip-Sätze für Sender und Empfänger opto-elektronischer Datenübertragungsstrecken bei 10 Gbit/s und sowie von verbesserten Komponenten für 40 Gbit/s zum Ziel hat.