课题基金 / 基金详情

Dynamisch rekonfigurierbarer Coprozessor für Netzwerkprozessoren

Dynamisch rekonfigurierbarer Coprozessor für Netzwerkprozessoren
用于网络处理器的动态可重构协处理器
批准号:
5406735
负责人:
Professor Dr.-Ing. Erik Maehle
金额:
$0.0万
依托单位国家:
德国
项目类别:
Priority Programmes
财政年份:
2003
资助国家:
德国
项目状态:
已结题
起止时间:
2002-12-31 至 2010-12-31

项目摘要

项目成果

Professor Dr.-Ing. Erik Maehle的其他基金

相似基金

相关文献

中文摘要
翻译
Zukünftige互联网路由器müssen flexibel sowohl an sich ständig ändernde Protokolle und Standards als als auch an dynamisch variierende Verkehrsprofile andpassbar sein.软件程序员的Netzwerkprozessoren,芯片内部多处理器与Coprozessoren für zeitkritische Teilaufgaben ausgelegt sind,können diese Anforderungen prinzipiell noch erfüllen。这是一个非常重要的问题。Um eine flexiblere Anpassbarkeit und damit weitere Leistungssteigerung zu ermöglichen,wird im vorliegenden Projekt ein Konzept auf der Basis von FPGA mit Prozessorkern untersucht,das eine externe Anbindung eines Coprozessors mit dynamisch rekonfigurierbarer Logik für Hardware Assists über die Netzwerkschnittstelle vorsiht. Im Coprozessor teilt ein Dispatcher die Paketströme vom Netzwerkprozessor auf die Hardware Assists auf,ein Manager übemimmt längerfristiger die dynamische Reconfiguration je nach Verkehrsprofil.这两个测试韦尔登都是模拟的。Konzeptes的实用错误可以通过一个网络处理器和一个FPGA-Karte的Versuchsaufbaus实现。Als Beispielanwendungen韦尔登die Verschlüsselung von Paketen für Bensowie die Umkodierung komberterter Videoströme für unterschuedliche Endgeräte betrachtet.
英文摘要
Zukünftige Internet-Router müssen flexibel sowohl an sich ständig ändernde Protokolle und Standards als auch an dynamisch variierende Verkehrsprofile anpassbar sein. Softwareprogrammierbare Netzwerkprozessoren, die chipintern als Multiprozessoren mit Coprozessoren für zeitkritische Teilaufgaben ausgelegt sind, können diese Anforderungen prinzipiell noch erfüllen. Derzeit sind allerdings nur starr vorgegebene Coprozessoren üblich. Um eine flexiblere Anpassbarkeit und damit weitere Leistungssteigerung zu ermöglichen, wird im vorliegenden Projekt ein Konzept auf der Basis von FPGAs mit Prozessorkern untersucht, das eine externe Anbindung eines Coprozessors mit dynamisch rekonfigurierbarer Logik für Hardware Assists über die Netzwerkschnittstelle vorsieht. Im Coprozessor teilt ein Dispatcher die Paketströme vom Netzwerkprozessor auf die Hardware Assists auf, ein Manager übemimmt längerfristiger die dynamische Rekonfiguration je nach Verkehrsprofil. Die dazu erforderlichen Verfahren werden mittels Simulation erarbeitet. Die praktische Erprobung des Konzeptes erfolgt anhand eines Versuchsaufbaus mit einem Netzwerkprozessor und einer FPGA-Karte. Als Beispielanwendungen werden die Verschlüsselung von Paketen für IPsec sowie die Umkodierung komprimierter Videoströme für unterschiedliche Endgeräte betrachtet.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
Organic Fault-tolerant control Architecture for Robotic Applications
海外基金