Reconfigurable Computing. Design methodology for dynamic systems on partially reconfigurable chips

在一个包斯坦上的集成系统更倾向于一个特殊的Schaltungen（ASICS）。丹麦的另一项技术是将FPGA（现场可编程门阵列）与通用韦尔登集成。FPGA是在ASIC中使用的一种非常简单的逻辑器件，但它可以在德国实现，因为Schaltung的实现者经常相信通过动态重新配置可以实现韦尔登。Um die große可扩展性von FPGA für den Systementwurf nutzbar zu machen，bedarf es neuer Konzepte. Das zentrale Ziel dieses Forschungsprojekts stellt daher die Verknüpfung der bekannten Schlüsselkonzepte aus dem ASIC-Systemwurf mit der Eigenschaft der dynamischen Reconfiguration von FPGA dar. Der im Rahmen des Projekts dargestellte Anchorsieht die Implementierung einer mesierten Komnikationsinfrastruktur sowie den dynamischen Austausch von beliebigen vorsynthetisierten Modulen（Prozessoren，DSPS，Speicher，En-/Dekoder，Filter usw.）沃尔。Unter der Berücksichtigung spaltenweiser Veränderungen im FPGA韦尔登所有模块都是最大的Höhe der FPGA-Fläche einnehmen和entsprechend irer Komplexität in der Breite variieren。Baustein中模块的genauen位置的Festlegung findet不像Synthese statt的Zeitpunkt的经典Entwurf那样，因此是Laufzeit。Hierfür sollen im Rahmen des Projekts geeignete plummen zur Umplatzierung der Module und zur Defragmentierung freigewordener Ressourcen entwickelt韦尔登.这是一个动态系统的实现，它使我们能够建立一个韦尔登的市场。

Die Integration ganzer Systeme auf einem Baustein war bisher den anwendungsspezifischen Schaltungen (ASICS) vorbehalten. Durch den anhaltenden technologischen Fortschritt können jedoch inzwischen auch FPGAs (Field-Programmable Gate Arrays) als Integrationsplattform von Systemen genutzt werden. FPGAs weisen im Vergleich zu ASICs eine geringere nutzbare Logikdichte aber eine deutlich höhere Flexibilität auf, da die implementierte Schaltung beliebig oft während des Betriebs durch dynamische Rekonfiguration verändert werden kann. Um die große Flexibilität von FPGAs für den Systementwurf nutzbar zu machen, bedarf es neuer Konzepte. Das zentrale Ziel dieses Forschungsprojekts stellt daher die Verknüpfung der bekannten Schlüsselkonzepte aus dem ASIC-Systementwurf mit der Eigenschaft der dynamischen Rekonfiguration von FPGAs dar. Der im Rahmen des Projekts dargestellte Ansatz sieht die Implementierung einer standardisierten Kommunikationsinfrastruktur sowie den dynamischen Austausch von beliebigen vorsynthetisierten Modulen (Prozessoren, DSPS, Speicher, En-/Dekoder, Filter usw.) vor. Unter der Berücksichtigung spaltenweiser Veränderungen im FPGA werden alle Module die maximale Höhe der FPGA-Fläche einnehmen und entsprechend ihrer Komplexität in der Breite variieren. Die Festlegung der genauen Position der Module im Baustein findet nicht wie beim klassischen Entwurf zum Zeitpunkt der Synthese statt, sondern erst zur Laufzeit. Hierfür sollen im Rahmen des Projekts geeignete Algorithmen zur Umplatzierung der Module und zur Defragmentierung freigewordener Ressourcen entwickelt werden. Dies ermöglicht die Realisierung von dynamischen Systemen, deren Zusammensetzung an sich ständig ändernde Anforderungen angepasst werden kann.