Radiation-Hardened Structure to Reduce Sensitive Range of a Stacked Structure for FDSOI
Radiation-Hardened Structure to Reduce Sensitive Range of a Stacked Structure for FDSOI
复制标题
抗辐射结构可减少 FDSOI 堆叠结构的敏感范围
DOI：
10.1109/tns.2019.2908722
复制
发表时间：
2019
影响因子：
1.8
通讯作者：
and K. Kobayashi
中科院分区：
文献类型：
--
作者：
K. Yamada;M. Ebara;K. Kojima;Y. Tsukita;J. Furuta;and K. Kobayashi
具有堆叠晶体管的触发器（FF）在全耗尽绝缘体上硅（FDSOI）工艺中具有高辐射耐受性。然而，FF对于具有高线性能量传递（LET）和来自高入射角的放射性粒子撞击是弱的。在本文中，我们使用重离子辐照测试，以评估软错误容忍的堆叠结构和辐射加固结构，试图减少敏感范围（RSR）。我们提出了一种新的FF与RSR结构。我们在65纳米FDSOI工艺中制造了一个具有三个锁存器的芯片，每个锁存器在堆叠晶体管之间具有不同的距离。实验结果表明，当LET超过60 MeV ·cm 2/mg时，即使将晶体管间距从250 nm增加到350 nm，叠层结构的抗重离子冲击能力仍然很弱。我们通过TCAD模拟评估了RSR结构，并通过重离子辐照对所制造的芯片进行了辐射硬度测量。用LET为67.2MeV·cm ~ 2/mg的重离子在各个角度进行测量，结果表明所提出的FF没有可检测到的误差。
Flip-flops (FFs) with stacked transistors have high radiation tolerance in a fully depleted silicon on insulator (FDSOI) process. However, the FFs are weak against a radioactive particle hit with high linear energy transfer (LET) and from high incident angles. In this paper, we used heavy-ion irradiation tests to evaluate the soft-error tolerance of a stacked structure and a radiation-hardened structure in an attempt to reduce sensitive range (RSR). We propose a novel FF with the RSR structure. We fabricate a chip in a 65-nm FDSOI process with three latches, each with different distances between stacked transistors. Experimental results reveal that the stacked structures are weak against a heavy-ion hit that exceeds a LET of 60 MeV ·cm2/mg even though the distance between stacked transistors was increased from 250 to 350 nm. We evaluated the RSR structure by TCAD simulations and measured the radiation hardness of the proposed FF by heavy-ion irradiation on the fabricated chips. Measurement by heavy ions with LET of 67.2 MeV ·cm2/mg at all angles show no detectable errors in the proposed FF.
登录
查看更多内容
累积太阳能重离子能量和线性能量传输谱模型
影响因子：
1.8
作者：
M. Xapsos;Craig A. Stauffer;T. Jordan;J. Barth;R. Mewaldt
通讯作者：
R. Mewaldt
90 nm 双 V/sub T/ CMOS 工艺中耐 SER 锁存器的测量和分析
影响因子：
5.4
作者：
P. Hazucha;T. Karnik;S. Walstra;B. Bloechel;J. Tschanz;J. Maiz;K. Soumyanath;G. Dermer;S. Narendra;V. De;S. Borkar
通讯作者：
S. Borkar
0.15 /spl mu/m 完全耗尽 CMOS/SOI 商业工艺中的 SEE
影响因子：
1.8
作者：
A. Makihara;T. Yamaguchi;Y. Tsuchiya;T. Arimitsu;H. Asai;Y. Iide;H. Shindou;S. Kuboyama;S. Matsuda
通讯作者：
S. Matsuda
通过测量单粒子瞬态脉冲宽度和单粒子翻转率来评估 65 nm 绝缘体上全耗尽硅和体工艺的辐射硬度
影响因子：
1.5
作者：
J. Furuta;E. Sonezaki;Kazutoshi Kobayashi
通讯作者：
Kazutoshi Kobayashi