Design for testability based on single-port-change delay testing for data paths
Design for testability based on single-port-change delay testing for data paths
复制标题
基于数据路径单端口更改延迟测试的可测试性设计
DOI：
--
复制
发表时间：
2005
期刊：
影响因子：
--
通讯作者：
Hideo Fiujiwara
中科院分区：
文献类型：
--
作者：
Yuki Yoshikawa;Satoshi Ohtake;Michiko Inoue;Hideo Fiujiwara
登录
查看更多内容
RTL 数据路径的强大可测试性设计可提供完整的故障效率
DOI：
10.1109/icvd.2000.812625
发表时间：
2000
期刊：
VLSI Design 2000. Wireless and Digital Imaging in the Millennium. Proceedings of 13th International Conference on VLSI Design
影响因子：
--
作者：
H. Wada;T. Masuzawa;K. Saluja;H. Fujiwara
通讯作者：
H. Fujiwara
数据路径的分层双模式可测试性设计
DOI：
10.1109/ats.2001.990251
发表时间：
2001
期刊：
Proceedings 10th Asian Test Symposium
影响因子：
--
作者：
Md. Altaf;S. Ohtake;H. Fujiwara
通讯作者：
H. Fujiwara
DOI：
10.1109/vtest.2000.843821
发表时间：
2000
期刊：
Proceedings 18th IEEE VLSI Test Symposium
影响因子：
--
作者：
Wei;Angela Krstic;K. Cheng
通讯作者：
K. Cheng
基于指令的处理器内核延迟故障自检
DOI：
10.1109/icvd.2004.1261051
发表时间：
2004
期刊：
17th International Conference on VLSI Design. Proceedings.
影响因子：
--
作者：
Virendra Singh;M. Inoue;K. Saluja;H. Fujiwara
通讯作者：
H. Fujiwara