RTL Conversion Method From Pipelined Synchronous RTL Models Into Asynchronous Ones
RTL Conversion Method From Pipelined Synchronous RTL Models Into Asynchronous Ones
复制标题
流水线同步RTL模型到异步RTL模型的转换方法
DOI：
10.1109/access.2022.3158487
复制
发表时间：
2022
期刊：
影响因子：
3.9
通讯作者：
Saito Hiroshi
中科院分区：
文献类型：
--
作者：
Semba Shogo;Saito Hiroshi
本文提出了一种从流水线同步寄存器传输级(RTL)模型到流水线异步RTL模型的数据捆绑实现方法。为了了解每个流水线阶段控制的数据路径资源，该方法从同步RTL模型生成控制数据流图(CDFG)。在生成CDFG后，该方法通过分析CDFG上的每个流水线阶段，分配异步控制模块，并将控制模块连接到数据路径资源来生成异步RTL模型。此外，我们还提出了转换过程中的优化方法。在实验中，我们将四个流水线同步RTL模型转换为流水线异步RTL模型。此外，我们对转换后的异步RTL模型进行了逻辑综合，以检查异步RTL模型的质量。在没有优化方法的情况下，综合后的异步电路与同步电路相比，能耗平均降低了1.47%。此外，与同步电路相比，优化方法可以使功耗平均降低15.12%。此外，与没有优化方法的异步电路相比，优化方法降低了高达34.72%的功耗。
In this paper, we propose a conversion method from pipelined synchronous Register Transfer Level (RTL) models into pipelined asynchronous RTL models with bundled-data implementation. To know data-path resources controlled by each pipeline stage, the proposed method generates a control data flow graph (CDFG) from synchronous RTL models. After generating the CDFG, the proposed method generates asynchronous RTL models by analyzing each pipeline stage on the CDFG, assigning asynchronous control modules, and connecting the control modules to the data-path resources. In addition, we also propose optimization methods during the conversion. In the experiment, we converted four pipelined synchronous RTL models into pipelined asynchronous ones. In addition, we performed logic synthesis for the converted asynchronous RTL models to check the quality of the asynchronous RTL models. The synthesized asynchronous circuits without the optimization methods could reduce the energy consumption by 1.47% on average compared to synchronous circuits. Moreover, the optimization methods could reduce the energy consumption by 15.12% on average compared to synchronous circuits. Furthermore, the optimization methods reduced the energy consumption by up to 34.72% compared to asynchronous circuits without the optimization methods.
登录
查看更多内容
DOI：
--
发表时间：
2019
期刊：
--
影响因子：
--
作者：
R. Manohar
通讯作者：
R. Manohar
根据同步 RTL 描述自动合成异步电路
DOI：
10.1109/norchp.2005.1597024
发表时间：
2005
期刊：
2005 NORCHIP
影响因子：
--
作者：
Johnny Öberg;J. Plosila;P. Ellervee
通讯作者：
P. Ellervee
从同步 RTL 模型到异步 RTL 模型的转换
DOI：
10.1587/transfun.e102.a.904
发表时间：
2019
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
--
作者：
Hiroyuki Koibuchi;Hirotake Abe;Kazuhiko Kato;S. Semba and H. Saito
通讯作者：
S. Semba and H. Saito
使用传统 EDA 工具实现 Pulsar QDI 设计流程的前端
DOI：
--
发表时间：
2020
期刊：
2020 26th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC)
影响因子：
--
作者：
M. Sartori;Matheus T. Moreira;Ney Laert Vilar Calazans
通讯作者：
Ney Laert Vilar Calazans
Pulsar：使用传统 EDA 工具限制 QDI 电路周期时间
DOI：
10.1109/async.2019.00023
发表时间：
2019
期刊：
2019 25th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC)
影响因子：
--
作者：
M. Sartori;Rodrigo N. Wuerdig;Matheus T. Moreira;Ney Laert Vilar Calazans
通讯作者：
Ney Laert Vilar Calazans