ReTagger: An Efficient Controller for DRAM Cache Architectures
ReTagger: An Efficient Controller for DRAM Cache Architectures
复制标题
ReTagger：DRAM 缓存架构的高效控制器
DOI：
10.1145/3316781.3317895
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
Nasrullah, Farhan
中科院分区：
文献类型：
--
作者：
Bojnordi, Mahdi Nazm;Nasrullah, Farhan
3D裸片堆叠通过将高密度存储器层和处理器核心的多个裸片集成在同一封装内，实现了用于近数据处理的节能解决方案。一种有前途的方法是采用封装内存储器作为数据密集型计算的千兆级末级缓存。大多数现有的封装内高速缓存控制器依赖于从片外DRAM系统借用的命令调度策略。遗憾的是，这些控制策略不是专门为包内缓存流量定制的，这导致有限的带宽效率。本文提出了ReTagger，DRAM高速缓存控制器，采用重复的标签，以减轻DRAM行缓冲器未命中的成本。我们的一组10个数据密集型应用程序的模拟结果表明，平均20%的性能提高所提出的控制器超过国家的最先进的DRAM缓存。
3D die-stacking has enabled energy-efficient solutions for near data processing by integrating multiple dice of high-density memory layers and processor cores within the same package. One promising approach is to employ the in-package memory as a gigascale last-level cache for data-intensive computing. Most existing in-package cache controllers rely on the command scheduling policies borrowed from the off-chip DRAM system. Regrettably, these control policies are not specifically tailored for in-package cache traffics, which results in a limited bandwidth efficiency. This paper proposes ReTagger, a DRAM cache controller that employs repeated tags to alleviate the cost of DRAM row buffer misses. Our simulation results on a set of ten data-intensive applications indicate an average of 20% performance improvement for the proposed controller over the state-of-the-art DRAM caches.
登录
查看更多内容
DOI：
10.1145/2749469.2750387
发表时间：
2015-06
期刊：
2015 ACM/IEEE 42nd Annual International Symposium on Computer Architecture (ISCA)
影响因子：
--
作者：
Chiachen Chou;A. Jaleel;Moinuddin K. Qureshi
通讯作者：
Chiachen Chou;A. Jaleel;Moinuddin K. Qureshi
DOI：
10.1145/3123939.3123945
发表时间：
2017-10
期刊：
2017 50th Annual IEEE/ACM International Symposium on Microarchitecture (MICRO)
影响因子：
--
作者：
S. Khan;C. Wilkerson;Zhe Wang;Alaa R. Alameldeen;Donghyuk Lee;O. Mutlu
通讯作者：
S. Khan;C. Wilkerson;Zhe Wang;Alaa R. Alameldeen;Donghyuk Lee;O. Mutlu
无标签 DRAM 缓存的高效占用空间缓存
DOI：
--
发表时间：
2016
期刊：
International Symposium on High-Performance Computer Architecture
影响因子：
--
作者：
Hakbeom Jang;Yongjun Lee;JongWon Kim;Youngsok Kim;Jang;Jinkyu Jeong;Jae W. Lee
通讯作者：
Jae W. Lee
ACCORD：通过协调路安装和路预测来实现千兆级 DRAM 缓存的关联性
DOI：
--
发表时间：
2018
期刊：
International Symposium on Computer Architecture
影响因子：
--
作者：
Vinson Young;Chiachen Chou;A. Jaleel;Moinuddin K. Qureshi
通讯作者：
Moinuddin K. Qureshi
DOI：
10.1145/3079856.3080243
发表时间：
2017-06
期刊：
2017 ACM/IEEE 44th Annual International Symposium on Computer Architecture (ISCA)
影响因子：
--
作者：
Vinson Young;Prashant J. Nair;Moinuddin K. Qureshi
通讯作者：
Vinson Young;Prashant J. Nair;Moinuddin K. Qureshi