BRLoop: Constructing balanced retimed loop to architect STT-RAM-based hybrid cache for VLIW processors
BRLoop: Constructing balanced retimed loop to architect STT-RAM-based hybrid cache for VLIW processors
复制标题
BRLoop：构建平衡重定时循环，为 VLIW 处理器构建基于 STT-RAM 的混合缓存
DOI：
10.1016/j.mejo.2018.11.011
复制
发表时间：
2019-01
期刊：
影响因子：
--
通讯作者：
Chun Jason Xue
中科院分区：
文献类型：
--
作者：
Keni Qiu;Yujie Zhu;Yuanchao Xu;Qirun Huo;Chun Jason Xue
登录
查看更多内容
影响因子：
16.6
作者：
Wang M;Cai W;Cao K;Zhou J;Wrona J;Peng S;Yang H;Wei J;Kang W;Zhang Y;Langer J;Ocker B;Fert A;Zhao W
通讯作者：
Zhao W
DOI：
10.1145/2155620.2155659
发表时间：
2011-12
期刊：
2011 44th Annual IEEE/ACM International Symposium on Microarchitecture (MICRO)
影响因子：
--
作者：
Zhenyu Sun;Xiuyuan Bi;Hai Helen Li;W. Wong;Zhong-Liang Ong;Xiaochun Zhu;Wenqing Wu
通讯作者：
Zhenyu Sun;Xiuyuan Bi;Hai Helen Li;W. Wong;Zhong-Liang Ong;Xiaochun Zhu;Wenqing Wu
DOI：
10.1145/1034774.1034777
发表时间：
2004-11
期刊：
ACM Trans. Program. Lang. Syst.
影响因子：
--
作者：
Zhiyuan Li;Yonghong Song
通讯作者：
Zhiyuan Li;Yonghong Song
DOI：
10.1145/2228360.2228521
发表时间：
2012-06
期刊：
DAC Design Automation Conference 2012
影响因子：
--
作者：
Lei Jiang;Bo Zhao;Youtao Zhang;Jun Yang
通讯作者：
Lei Jiang;Bo Zhao;Youtao Zhang;Jun Yang
DOI：
10.1036/1097-8542.803560
发表时间：
2022-07
期刊：
--
影响因子：
--
作者：
Rakhi Acharyya;C. Piermarocchi
通讯作者：
Rakhi Acharyya;C. Piermarocchi