Noise Optimization Techniques for Switched-Capacitor Based Neural Interfaces
Noise Optimization Techniques for Switched-Capacitor Based Neural Interfaces
复制标题
基于开关电容器的神经接口的噪声优化技术
DOI：
10.1109/tbcas.2020.3016738
复制
发表时间：
2020
影响因子：
5.1
通讯作者：
Yang, Zhi
中科院分区：
文献类型：
--
作者：
Xu, Jian;Nguyen, Anh Tuan;Luu, Diu Khue;Drealan, Markus;Yang, Zhi
本文介绍了一种基于新型开关电容器 (SC) 的神经接口架构的噪声优化，及其在 0.13 μm CMOS 工艺中的电路演示。为了降低热噪声折叠比并抑制 kT/C 噪声，在所提出的架构中开发了几种噪声优化技术。首先，开发了一种寄生电容抑制方案来阻止噪声电荷从寄生电容器转移到放大器输出。其次，在输入采样阶段提出了一种记录路径分割方案，以选择性地记录局部场电位（LFP）、细胞外尖峰或两者，以降低输入本底噪声和总功耗。第三，开发了自动归零噪声消除方案来抑制神经放大器级中的 kT/C 噪声。制作了原型神经接口芯片，并在台式和体内实验中进行了验证。台式测试显示，所设计芯片的输入参考噪声在1 Hz至300 Hz范围内分别为4.8 μV，从300 Hz至8 kHz范围内分别为2.3 μV，而体内实验显示，包括神经活动、电极接口噪声在内的总本底噪声的峰峰值幅度仅为20 μV左右。通过电路测量和动物实验，与传统架构相比，很好地证明了所提出的噪声优化技术可以有效降低电路本底噪声，从而扩展了开关电容电路的应用范围。
This paper presents the noise optimization of a novel switched-capacitor (SC) based neural interface architecture, and its circuit demonstration in a 0.13 μm CMOS process. To reduce thermal noise folding ratio, and suppress kT/C noise, several noise optimization techniques are developed in the proposed architecture. First, one parasitic capacitance suppression scheme is developed to block noise charge transfer from parasitic capacitors to amplifier output. Second, one recording path-splitting scheme is proposed in the input sampling stage to selectively record local field potentials (LFPs), extracellular spikes, or both for reducing input noise floor, and total power consumption. Third, an auto-zero noise cancellation scheme is developed to suppress kT/C noise in the neural amplifier stage. A prototype neural interface chip was fabricated, and also verified in both bench-top, and In-Vivo experiments. Bench-top testings show the input-referred noise of the designed chip is 4.8 μV from 1 Hz to 300 Hz, and 2.3 μV from 300 Hz to 8 kHz respectively, and In-Vivo experiments show the peak-to-peak amplitude of the total noise floor including neural activity, electrode interface noise, and the designed chip is only around 20 μV. In comparison with conventional architectures through both circuit measurement and animal experiments, it is well demonstrated that the proposed noise optimization techniques can effectively reduce circuit noise floor, thus extending the application range of switched-capacitor circuits.
登录
查看更多内容
用于高清视频模拟前端的开关电容可编程增益放大器
DOI：
--
发表时间：
2012
期刊：
IEEE International Conference on Solid-State and Integrated Circuit Technology
影响因子：
--
作者：
Hong Zhang;Xue Li;Yongliang Chen;Jun Cheng
通讯作者：
Jun Cheng
DOI：
10.1109/tbcas.2012.2228857
发表时间：
2013-08-01
影响因子：
5.1
作者：
Qian, Chengliang;Shi, Jess;Sanchez-Sinencio, Edgar
通讯作者：
Sanchez-Sinencio, Edgar
用于神经传感的高性能 Delta-Sigma 调制器
DOI：
--
发表时间：
2015
期刊：
Italian National Conference on Sensors
影响因子：
--
作者：
Jian Xu;Menglian Zhao;Xiaobo Wu;Md Kafiul Islam;Zhi Yang
通讯作者：
Zhi Yang
影响因子：
5.4
作者：
Y. Fujimoto;Hitoshi Tani;Masahiko Maruyama;H. Akada;H. Ogawa;M. Miyamoto
通讯作者：
Y. Fujimoto;Hitoshi Tani;Masahiko Maruyama;H. Akada;H. Ogawa;M. Miyamoto
使用频率整形技术的 50 μW/Ch 伪影不敏感神经记录仪
DOI：
10.1109/cicc.2013.6658532
发表时间：
2013
期刊：
Proceedings of the IEEE 2013 Custom Integrated Circuits Conference
影响因子：
--
作者：
Jian Xu;Zhi Yang
通讯作者：
Zhi Yang