Towards Automatic Synthesis of Behavioral VHDL

走向行为 VHDL 的自动综合

基本信息

  • 批准号:
    9109379
  • 负责人:
  • 金额:
    $ 1.79万
  • 依托单位:
  • 依托单位国家:
    美国
  • 项目类别:
    Standard Grant
  • 财政年份:
    1991
  • 资助国家:
    美国
  • 起止时间:
    1991-08-01 至 1993-01-31
  • 项目状态:
    已结题

项目摘要

This is a Research Planning Grant for Women Scientists and Engineers. A research program in automating the synthesis of the VHDL language from a very high-level architectural specification is being planned. The approach is to transition state-of-the-art software synthesis technology to CAD design automation. A feasibility study of several high-level architectural specification models, which are implementation independent, is being conducted. Other activities are: defining a set of VHDL software synthesis operators, developing representations of pure behavioral level architectural specifications, and performing feasibility tests of these specifications.
这是一项为女性科学家和工程师提供的研究计划资助。正在计划一个从非常高级的体系结构规范中自动合成VHDL语言的研究项目。方法是将最先进的软件合成技术过渡到CAD设计自动化。正在进行几个高级体系结构规范模型的可行性研究,这些模型是独立于实现的。其他活动包括:定义一组VHDL软件合成操作符,开发纯行为级体系结构规范的表示,以及执行这些规范的可行性测试。

项目成果

期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

Dorothy Setliff其他文献

Dorothy Setliff的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('Dorothy Setliff', 18)}}的其他基金

Automatic Real-Time Software Synthesis
自动实时软件合成
  • 批准号:
    9206900
  • 财政年份:
    1992
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Continuing Grant

相似海外基金

Developing a programming language for automatic synthesis of assurance cases
开发用于自动合成保证案例的编程语言
  • 批准号:
    23H03376
  • 财政年份:
    2023
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Grant-in-Aid for Scientific Research (B)
Can AI Rakugoka entertain people? -Improved expressiveness of rakugo speech synthesis and automatic generation of storytelling
AI落语可以娱乐人们吗?
  • 批准号:
    21K19808
  • 财政年份:
    2021
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Grant-in-Aid for Challenging Research (Exploratory)
Acceleration of the Development of Organic Reactions Based on the Fusion of Automatic Synthesis Robots and Information Science
自动合成机器人与信息科学融合加速有机反应发展
  • 批准号:
    21H01924
  • 财政年份:
    2021
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Grant-in-Aid for Scientific Research (B)
Automatic Synthesis of Code using Machine Learning
使用机器学习自动合成代码
  • 批准号:
    551595-2020
  • 财政年份:
    2020
  • 资助金额:
    $ 1.79万
  • 项目类别:
    University Undergraduate Student Research Awards
Automatic synthesis of memory access optimization programs synergistically coordinated with deep learning and empirical methods
与深度学习和经验方法协同协调的内存访问优化程序的自动合成
  • 批准号:
    19K11874
  • 财政年份:
    2019
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
Automatic FPGA Interconnect Synthesis and Understanding FPGA Architecture
自动 FPGA 互连综合和理解 FPGA 架构
  • 批准号:
    RGPIN-2014-05032
  • 财政年份:
    2018
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Discovery Grants Program - Individual
Automatic FPGA Interconnect Synthesis and Understanding FPGA Architecture
自动 FPGA 互连综合和理解 FPGA 架构
  • 批准号:
    RGPIN-2014-05032
  • 财政年份:
    2017
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Discovery Grants Program - Individual
Automatic Synthesis of Behavioral Model using Reconstructivle Division of Acyclic Relation
使用非循环关系重构划分的行为模型自动合成
  • 批准号:
    17K00100
  • 财政年份:
    2017
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
Automatic FPGA Interconnect Synthesis and Understanding FPGA Architecture
自动 FPGA 互连综合和理解 FPGA 架构
  • 批准号:
    RGPIN-2014-05032
  • 财政年份:
    2016
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Discovery Grants Program - Individual
STARSS: Small: Automatic Synthesis of Verifiably Secure Hardware Accelerators
STARSS:小型:自动合成可验证安全的硬件加速器
  • 批准号:
    1618275
  • 财政年份:
    2016
  • 资助金额:
    $ 1.79万
  • 项目类别:
    Standard Grant
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了