Automatic FPGA Interconnect Synthesis and Understanding FPGA Architecture

自动 FPGA 互连综合和理解 FPGA 架构

基本信息

  • 批准号:
    RGPIN-2014-05032
  • 负责人:
  • 金额:
    $ 3.06万
  • 依托单位:
  • 依托单位国家:
    加拿大
  • 项目类别:
    Discovery Grants Program - Individual
  • 财政年份:
    2017
  • 资助国家:
    加拿大
  • 起止时间:
    2017-01-01 至 2018-12-31
  • 项目状态:
    已结题

项目摘要

The fast pace of technological advancement in recent years has been driven by the ability to fabricate digital chips with ever-increasing capability. Each new generation of chip fabrication technology uses smaller transistors and provides exponential improvements in computing capacity. It is less well known that the sophistication and investment required to design and build those chips has *also* been increasing at a near-exponential rate, threatening this progress in the future. Fortunately, the rise of pre-fabricated, user-programmable chips, known as Field-Programmable Gate Arrays (FPGAs), make it possible to use this fantastic technology with far less risk and sophistication. Indeed, the vast majority of all digital hardware design work is done using FPGAs; only in the very high volume systems (such as those in computers and mobile devices) are custom-built chips are used. Everywhere else, some form of programmable device is used - either a computer processor of some kind or an FPGA.There are two key barriers to the wider use and adoption of FPGAs that we address in this research: First, advantages of pre-fabricated FPGA-based hardware must be compared to the other kind of pre-fabricated but programmable digital chips: computers, which are programmed with software. It is much easier to create software than hardware and there many more people capable of writing software. There has long been an effort in research and industry to make the creation of hardware easier, but many of these efforts trade that ease for quality of result. However, it is that performance and energy-efficiency of hardware that are its key advantages over software running on processor. Our goal in this research is to find other ways of making the hardware design process easier, without losing the quality of the result. One of the hardest things to do in the design process is the design of interconnection between hardware computational units. Each such link must be built appropriate to the performance needs of the computation. We propose to build, in stages, a tool that helps the designer more automatically create and vary that interconnect in the face of specific performance requirements. Our ultimate goal is to automatically optimize the interconnect design, and thus release the designer from the burden of re-implementing it many times. With this capability, we believe it will make the designer's job much easier, and enable high-level tools to more successfully help with other parts of the design process.The second barrier to the wider adoption of FPGAs is the cost of the flexibility required to make a pre-fabricated device usefully programmable. The cost can be prohibitive in high volume applications: simple programmable logic is ten to thirty times the cost of non-programmable logic, as our group has reported in a widely-cited paper. The second thrust of this research proposal is to explore a fundamentally new way of synthesizing circuits into FPGAs, as a way to more deeply understand the minimum amount of flexibility actually required. We plan to do this by building a synthesis approach that combines many of the previously-separated steps that are used to take an engineer's design and put it into the FPGA. At the same time, we will carefully vary the amount of flexibility available, reducing it from its current amount. Our goal is to gain insight into ways to reduce flexibility and therefore cost.Finally, our research group is well-known for the only open-source synthesis tool chain for FPGAs, used throughout the world in FPGA architecture and CAD research and startups. We plan to continue to improve the capabilities and sophistication of this software.
近年来,技术进步的快速步伐是由制造具有不断增加的能力的数字芯片的能力驱动的。每一代新的芯片制造技术都使用更小的晶体管,并在计算能力方面提供指数级的改进。不太为人所知的是,设计和制造这些芯片所需的复杂性和投资也在以接近指数的速度增长,威胁着未来的进步。幸运的是,预制的用户可编程芯片(称为现场可编程门阵列(FPGA))的兴起,使得使用这种奇妙的技术成为可能,其风险和复杂性要小得多。事实上,绝大多数数字硬件设计工作都是使用FPGA完成的;只有在非常高容量的系统(例如计算机和移动的设备)中才会使用定制芯片。在其他任何地方,都使用某种形式的可编程设备-某种计算机处理器或FPGA。我们在本研究中解决了FPGA的广泛使用和采用的两个关键障碍:首先,预制的基于FPGA的硬件的优势必须与另一种预制但可编程的数字芯片进行比较:计算机,它是用软件编程的。开发软件比开发硬件容易得多,而且有更多的人有能力编写软件。长期以来,研究和工业界一直在努力使硬件的创建变得更容易,但这些努力中的许多努力都是为了结果的质量。然而,硬件的性能和能效是其相对于在处理器上运行的软件的关键优势。我们在这项研究中的目标是找到其他方法,使硬件设计过程更容易,而不会失去结果的质量。在设计过程中最困难的事情之一是硬件计算单元之间的互连设计。每一个这样的链接必须建立适当的计算的性能需求。我们建议建立,分阶段,一个工具,帮助设计师更自动地创建和不同的互连面对特定的性能要求。我们的最终目标是自动优化互连设计,从而释放设计人员的负担,重新实现它多次。有了这种能力,我们相信它将使设计人员的工作变得更加容易,并使高级工具能够更成功地帮助设计过程的其他部分。更广泛地采用FPGA的第二个障碍是使预制器件有效地可编程所需的灵活性的成本。在大批量应用中,成本可能高得令人望而却步:简单的可编程逻辑的成本是不可编程逻辑的十到三十倍,正如我们小组在一篇被广泛引用的论文中所报道的那样。该研究提案的第二个重点是探索一种将电路合成为FPGA的全新方法,以更深入地了解实际所需的最小灵活性。我们计划通过构建一种综合方法来实现这一点,该方法将许多先前分离的步骤结合起来,这些步骤用于将工程师的设计放入FPGA中。与此同时,我们将谨慎地改变现有的灵活性,减少现有的灵活性。我们的目标是深入了解降低灵活性和成本的方法。最后,我们的研究小组以唯一的FPGA开源合成工具链而闻名,该工具链在世界各地的FPGA架构和CAD研究和初创公司中使用。我们计划继续改进该软件的功能和复杂性。

项目成果

期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

Rose, Jonathan其他文献

Measuring the gap between FPGAs and ASICs
Ludwig's angina.
Hybrid Eye-Tracking on a Smartphone with CNN Feature Extraction and an Infrared 3D Model
  • DOI:
    10.3390/s20020543
  • 发表时间:
    2020-01-01
  • 期刊:
  • 影响因子:
    3.9
  • 作者:
    Brousseau, Braiden;Rose, Jonathan;Eizenman, Moshe
  • 通讯作者:
    Eizenman, Moshe
Cocreation of a conversational agent to help patients adhere to their varenicline treatment: A study protocol.
  • DOI:
    10.1177/20552076231182807
  • 发表时间:
    2023-01
  • 期刊:
  • 影响因子:
    3.9
  • 作者:
    Minian, Nadia;Mehra, Kamna;Rose, Jonathan;Veldhuizen, Scott;Zawertailo, Laurie;Ratto, Matt;Lecce, Julia;Selby, Peter
  • 通讯作者:
    Selby, Peter
FPGA Architecture: Survey and Challenges

Rose, Jonathan的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('Rose, Jonathan', 18)}}的其他基金

Computer Automation of Mental Health Measurement, Diagnosis and Therapy
心理健康测量、诊断和治疗的计算机自动化
  • 批准号:
    RGPIN-2019-04395
  • 财政年份:
    2022
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual
Computer Automation of Mental Health Measurement, Diagnosis and Therapy
心理健康测量、诊断和治疗的计算机自动化
  • 批准号:
    RGPIN-2019-04395
  • 财政年份:
    2021
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual
Computer Automation of Mental Health Measurement, Diagnosis and Therapy
心理健康测量、诊断和治疗的计算机自动化
  • 批准号:
    RGPIN-2019-04395
  • 财政年份:
    2020
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual
Computer Automation of Mental Health Measurement, Diagnosis and Therapy
心理健康测量、诊断和治疗的计算机自动化
  • 批准号:
    RGPIN-2019-04395
  • 财政年份:
    2019
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual
Automatic FPGA Interconnect Synthesis and Understanding FPGA Architecture
自动 FPGA 互连综合和理解 FPGA 架构
  • 批准号:
    RGPIN-2014-05032
  • 财政年份:
    2018
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual
Automatic FPGA Interconnect Synthesis and Understanding FPGA Architecture
自动 FPGA 互连综合和理解 FPGA 架构
  • 批准号:
    RGPIN-2014-05032
  • 财政年份:
    2016
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual
Automatic FPGA Interconnect Synthesis and Understanding FPGA Architecture
自动 FPGA 互连综合和理解 FPGA 架构
  • 批准号:
    RGPIN-2014-05032
  • 财政年份:
    2015
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual
Automatic FPGA Interconnect Synthesis and Understanding FPGA Architecture
自动 FPGA 互连综合和理解 FPGA 架构
  • 批准号:
    RGPIN-2014-05032
  • 财政年份:
    2014
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual
Closing the gap between FPGAs and ASICs
缩小 FPGA 和 ASIC 之间的差距
  • 批准号:
    171074-2009
  • 财政年份:
    2013
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual
Closing the gap between FPGAs and ASICs
缩小 FPGA 和 ASIC 之间的差距
  • 批准号:
    171074-2009
  • 财政年份:
    2012
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Discovery Grants Program - Individual

相似国自然基金

基于FPGA的嗅觉系统神经计算芯片及其机器嗅觉应用研究
  • 批准号:
    MS25F030039
  • 批准年份:
    2025
  • 资助金额:
    0.0 万元
  • 项目类别:
    省市级项目
基于FPGA的冷媒气体传感器海量数据高速采集处理系统的研发
  • 批准号:
  • 批准年份:
    2025
  • 资助金额:
    0.0 万元
  • 项目类别:
    省市级项目
基于 FPGA 的超图计算加速器关键技术研究
  • 批准号:
    Q24F020078
  • 批准年份:
    2024
  • 资助金额:
    0.0 万元
  • 项目类别:
    省市级项目
FPGA高层次综合的能效优化方法研究
  • 批准号:
  • 批准年份:
    2024
  • 资助金额:
    15.0 万元
  • 项目类别:
    省市级项目
数据流驱动的面向FPGA集群的混合计算粒度DCNN加速器设计理论、优化方法与关键技术研究
  • 批准号:
  • 批准年份:
    2024
  • 资助金额:
    15.0 万元
  • 项目类别:
    省市级项目
面向FPGA的阻变型抗辐射配置存储器的单粒子效应与加固技术研究
  • 批准号:
    62374019
  • 批准年份:
    2023
  • 资助金额:
    48.00 万元
  • 项目类别:
    面上项目
面向智能网卡的可扩展FPGA包分类技术研究
  • 批准号:
    62372123
  • 批准年份:
    2023
  • 资助金额:
    50 万元
  • 项目类别:
    面上项目
面向领域应用的FPGA图计算异构并行算法探索与研究
  • 批准号:
    n/a
  • 批准年份:
    2023
  • 资助金额:
    10.0 万元
  • 项目类别:
    省市级项目
布线质量驱动的3D FPGA布局算法研究
  • 批准号:
    62374138
  • 批准年份:
    2023
  • 资助金额:
    48 万元
  • 项目类别:
    面上项目
递归神经网络在FPGA上低功耗、可扩展、分布式的实现
  • 批准号:
    62311530099
  • 批准年份:
    2023
  • 资助金额:
    10 万元
  • 项目类别:
    国际(地区)合作与交流项目

相似海外基金

CSR: Small: Multi-FPGA System for Real-time Fraud Detection with Large-scale Dynamic Graphs
CSR:小型:利用大规模动态图进行实时欺诈检测的多 FPGA 系统
  • 批准号:
    2317251
  • 财政年份:
    2024
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Standard Grant
CAREER: Efficient Large Language Model Inference Through Codesign: Adaptable Software Partitioning and FPGA-based Distributed Hardware
职业:通过协同设计进行高效的大型语言模型推理:适应性软件分区和基于 FPGA 的分布式硬件
  • 批准号:
    2339084
  • 财政年份:
    2024
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Continuing Grant
Collaborative Research: DESC: Type II: REFRESH: Revisiting Expanding FPGA Real-estate for Environmentally Sustainability Heterogeneous-Systems
合作研究:DESC:类型 II:REFRESH:重新审视扩展 FPGA 空间以实现环境可持续性异构系统
  • 批准号:
    2324865
  • 财政年份:
    2023
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Standard Grant
原子スイッチFPGAの素粒子実験への応用研究
原子开关FPGA在基本粒子实验中的应用研究
  • 批准号:
    23K03439
  • 财政年份:
    2023
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
Elements: Portable Library for Homomorphic Encrypted Machine Learning on FPGA Accelerated Cloud Cyberinfrastructure
元素:FPGA 加速云网络基础设施上同态加密机器学习的便携式库
  • 批准号:
    2311870
  • 财政年份:
    2023
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Standard Grant
MPLAPACKのFPGA/GPUによるアクセラレーションとアプリケーションでの性能評価
MPLAPACK FPGA/GPU 加速和应用程序性能评估
  • 批准号:
    23K11133
  • 财政年份:
    2023
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
Graph Neural Network Inference on Multi-FPGA Clusters
多 FPGA 集群上的图神经网络推理
  • 批准号:
    2894270
  • 财政年份:
    2023
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Studentship
SaTC: CORE: Small: Security of FPGA-as-a-Service Reconfigurable Systems
SaTC:核心:小型:FPGA 即服务可重构系统的安全性
  • 批准号:
    2310142
  • 财政年份:
    2023
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Standard Grant
SaTC: CORE: Small: Emerging Security Challenges and a Solution Framework for FPGA-accelerated Cloud Computing
SaTC:CORE:小型:新兴安全挑战和 FPGA 加速云计算的解决方案框架
  • 批准号:
    2247059
  • 财政年份:
    2023
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Standard Grant
FPGAでのストリーム画像処理による低レイテンシ振動成分抽出システムの実現
在FPGA上利用流图像处理实现低延迟振动分量提取系统
  • 批准号:
    23K16859
  • 财政年份:
    2023
  • 资助金额:
    $ 3.06万
  • 项目类别:
    Grant-in-Aid for Early-Career Scientists
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了