Hierarchische Modellierung im HW/SW-Codesign mit synchronen und asynchronen Abstraktionsebenen

点击翻译按钮获取中文摘要

Bisherige HW/SW-Entwurfsmethodiken verwenden meist verschiedene Sprachen, die sich in ihrer Abstraktionsebene und dem zugrundeliegenden Ausführungsmodell unterscheiden. Diese Heterogenität erschwert die Integration modellbasierter und komponentenbasierter Techniken. In diesem Forschungsprojekt wird daher ein einheitliches Komponentenmodell für den gesamten Entwurfsablauf entwickelt, das synchrone und asynchrone Beschreibungen hierarchisch integriert. Einzelne Systemteile können dann entsprechend ihrer Anforderung in einer synchronen oder asynchronen Sprache beschrieben werden, wobei auf beliebige andere Komponenten zurückgegriffen werden kann. Im Komponentenmodell wird dies durch die sprachunabhängige Repräsentation des Verhaltens mit Hilfe bedingter Aktionen und generischer Schnittstellen erreicht. Zusätzlich zu dem eigentlichen Komponentenmodell sollen wesentliche Elemente einer darauf aufbauenden Methodik entwickelt werden, die den Entwurfsprozess auf eine Reihe von Transformationen auf den Komponenten des Systems abbildet. Wichtigste Bestandteile sind die Übersetzung synchroner und asynchroner Systemteile in Modelle niedrigerer Abstraktionsebene mit jeweils anderem Ausführungsmodell. Diese Transformationen sollen in Logik höherer Stufe formalisiert und anschließend mit einem interaktiven Theorembeweiser verifiziert werden. Daneben sollen verschiedene Eingabesprachen in das Komponentenmodell übersetzt und existierende Simulationsumgebungen angebunden werden. Ferner ist eine grundlegende Infrastruktur für eine Synthese aus dem Komponentenmodell geplant. Das entwickelte Modell sowie die darauf definierten Transformationen sollen in einem prototypischen Werkzeug implementiert und evaluiert werden.