TSV-less 3D-Stacked SRAM
TSV-less 3D-Stacked SRAM
无 TSV 3D 堆叠 SRAM
批准号：
21J11729
负责人：
柴 康太
金额：
$0.96万
依托单位：
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2021
资助国家：
日本
项目状态：
已结题
起止时间：
2021-04-28 至 2023-03-31
中文摘要
翻译
2022年度は前年度に考案した2つの手法の測定をおこなった。1つ目はSRAMマクロ上に配置したコイルを用いたマルチドロップ通信である。SRAMマクロ上にコイルを配置して通信できれば面積効率を飛躍的に向上させることができるが、SRAMマクロ上の電源配線によって磁界の減衰が起こることが課題である。この課題に対して考案したSRAMマクロと通信コイルの新物理配置手法を実証するために、テストチップを試作し測定をおこなった。測定の結果として、シミュレーション結果と同等の30%の磁界減衰が観測され、新規物理配置手法が磁界減衰の抑制および面積効率の飛躍的向上に有効であることを示した。2つ目は小さな受信信号の検知である。新物理配置手法によって磁界の減衰が抑制されたが、依然として30%の磁界減衰が残ることで受信信号が小さくなる。この小さい受信信号を検知するために考案した新同期式送受信回路を実証するために、テストチップを試作し測定をおこなった。測定の結果として、従来の非同期送受信回路では送信器の消費電力を増やす必要があったが、新同期式送受信回路では送信器の消費電力を増やさずに通信が可能であることを示した。また、2種類の新同期式送受信方式を考案するとともに、その最高データレートやエネルギー効率のトレードオフを解析した。これらの技術を用いた三次元積層SRAMの容量や帯域の議論を論文としてまとめ、国際学術論文誌(Journal of Solid-State CircuitsやSolid-State Circuits Letters含む)や国内外の会議(Hot ChipsやA-SSCC含む)で発表した。
英文摘要
2022年度は前年度に考案した2つの手法の測定をおこなった。1つ目はSRAMマクロ上に配置したコイルを用いたマルチドロップ通信である。SRAMマクロ上にコイルを配置して通信できれば面積効率を飛躍的に向上させることができるが、SRAMマクロ上の電源配線によって磁界の減衰が起こることが課題である。この課題に対して考案したSRAMマクロと通信コイルの新物理配置手法を実証するために、テストチップを試作し測定をおこなった。測定の結果として、シミュレーション結果と同等の30%の磁界減衰が観測され、新規物理配置手法が磁界減衰の抑制および面積効率の飛躍的向上に有効であることを示した。2つ目は小さな受信信号の検知である。新物理配置手法によって磁界の減衰が抑制されたが、依然として30%の磁界減衰が残ることで受信信号が小さくなる。この小さい受信信号を検知するために考案した新同期式送受信回路を実証するために、テストチップを試作し測定をおこなった。測定の結果として、従来の非同期送受信回路では送信器の消費電力を増やす必要があったが、新同期式送受信回路では送信器の消費電力を増やさずに通信が可能であることを示した。また、2種類の新同期式送受信方式を考案するとともに、その最高データレートやエネルギー効率のトレードオフを解析した。これらの技術を用いた三次元積層SRAMの容量や帯域の議論を論文としてまとめ、国際学術論文誌(Journal of Solid-State CircuitsやSolid-State Circuits Letters含む)や国内外の会議(Hot ChipsやA-SSCC含む)で発表した。
期刊论文(18)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
A 12.8-Gb/s 0.5-pJ/b Encoding-Less Inductive Coupling Interface Achieving 111-GB/s/W 3D-Stacked SRAM in 7-nm FinFET
采用 7 nm FinFET 实现 111 GB/s/W 3D 堆叠 SRAM 的 12.8 Gb/s 0.5 pJ/b 无编码电感耦合接口
采用 7 nm FinFET 实现 111 GB/s/W 3D 堆叠 SRAM 的 12.8 Gb/s 0.5 pJ/b 无编码电感耦合接口
DOI：
10.1109/lssc.2023.3252607
发表时间：
2023
期刊：
IEEE Solid-State Circuits Letters
影响因子：
2.7
作者：
[K. Shiba, M. Okada, A. Kosuge, M. Hamada, and T. Kuroda]
通讯作者：
and T. Kuroda
A 7-nm FinFET 1.2-TB/s/mm$^{2}$ 3D-Stacked SRAM Module With 0.7-pJ/b Inductive Coupling Interface Using Over-SRAM Coil and Manchester-Encoded Synchronous Transceiver
具有 0.7pJ/b 电感耦合接口（使用 Over-SRAM 线圈和曼彻斯特编码同步收发器）的 7-nm FinFET 1.2-TB/s/mm$^{2}$ 3D 堆叠 SRAM 模块
具有 0.7pJ/b 电感耦合接口（使用 Over-SRAM 线圈和曼彻斯特编码同步收发器）的 7-nm FinFET 1.2-TB/s/mm$^{2}$ 3D 堆叠 SRAM 模块
DOI：
10.1109/jssc.2022.3224421
发表时间：
2022
期刊：
IEEE Journal of Solid-State Circuits
影响因子：
5.4
作者：
[K. Shiba, M. Okada, A. Kosuge, M. Hamada, and T. Kuroda]
通讯作者：
and T. Kuroda
Area-Efficient Multi-Hop Inductive Coupling Interface for 3D-Stacked Memory with 0.23-V Transmitter and Sub-10-μm Coil Design
适用于 3D 堆叠存储器的面积高效多跳电感耦合接口，采用 0.23V 发射器和低于 10μm 线圈设计
适用于 3D 堆叠存储器的面积高效多跳电感耦合接口，采用 0.23V 发射器和低于 10μm 线圈设计
DOI：
--
发表时间：
2021
期刊：
影响因子：
--
作者：
[K. Shiba, T. Omori, M. Hamada, and T. Kuroda]
通讯作者：
and T. Kuroda
A Physical Verification Methodology for 3D-ICs Using Inductive Coupling
使用电感耦合的 3D-IC 物理验证方法
使用电感耦合的 3D-IC 物理验证方法
DOI：
--
发表时间：
2021
期刊：
影响因子：
--
作者：
[T. Omori, K. Shiba, A. Kosuge, M. Hamada, and T. Kuroda]
通讯作者：
and T. Kuroda
Crosstalk Analysis and Countermeasures of High-Bandwidth 3D-Stacked Memory Using Multi-Hop Inductive Coupling Interface
采用多跳电感耦合接口的高带宽3D堆叠存储器的串扰分析及对策
采用多跳电感耦合接口的高带宽3D堆叠存储器的串扰分析及对策
DOI：
10.1587/transele.2022cds0001
发表时间：
2023
期刊：
IEICE Transactions on Electronics
影响因子：
0.5
作者：
[K. Shiba, A. Kosuge, M. Hamada, and T. Kuroda]
通讯作者：
and T. Kuroda
共 10 条
海外基金