Task Scheduling on Multiple- and Many-cores

本年度は、昨年度に引き続いてマルチコア/メニーコアにおける可変並列度タスクの動的スケジューリングに関する研究を実施した。到着時刻が未知なタスクに対して、各タスクの並列度、実行コアおよび実行開始時刻を適切に決定してシステムの性能向上を図るアルゴリズムを複数提案した。そのなかで、可変並列度のタスクスケジューリングにおいて各タスクの並列度決定およびコア割り当てのためのアルゴリズムが、システムの性能に対して多大な影響を及ぼす可能性を示唆した。当該の研究成果はまとめて国際論文誌にて発表され、既に出版されている。一方で、世界的な半導体不足の影響を受けて本研究で開発したタスクスケジューリング手法を適用するFPGAボードの年度内の調達が困難であったため、当初予定していたFPGAボードでの実証実験の計画を一部変更し、可変並列度を有するタスクスケジューリングについて更なる拡張を行った。その際、より高性能な計算機を拡充し、複雑なタスクスケジューリング問題を高速に解くための環境を整備した。拡張した内容として、タスクの並列実行におけるタスク同士の干渉およびマルチコア間の通信遅延の影響を踏まえた、タスク間・スレッド間における通信遅延を考慮した可変並列度タスクのスケジューリングを提案し、この研究に関する成果についても国際論文誌にて発表した。今後は、本年度に調達が叶わなかったFPGAボードを調達し、本スケジューリング手法のFPGA上への適用を行う予定である。また、さらなるタスクスケジューリング手法の拡張およびアルゴリズムの改良を引き続き実施する予定である。

本年度は、昨年度に引き続いてマルチコア/メニーコアにおける可変並列度タスクの動的スケジューリングに関する研究を実施した。到着時刻が未知なタスクに対して、各タスクの並列度、実行コアおよび実行開始時刻を適切に決定してシステムの性能向上を図るアルゴリズムを複数提案した。そのなかで、可変並列度のタスクスケジューリングにおいて各タスクの並列度決定およびコア割り当てのためのアルゴリズムが、システムの性能に対して多大な影響を及ぼす可能性を示唆した。当該の研究成果はまとめて国際論文誌にて発表され、既に出版されている。一方で、世界的な半導体不足の影響を受けて本研究で開発したタスクスケジューリング手法を適用するFPGAボードの年度内の調達が困難であったため、当初予定していたFPGAボードでの実証実験の計画を一部変更し、可変並列度を有するタスクスケジューリングについて更なる拡張を行った。その際、より高性能な計算機を拡充し、複雑なタスクスケジューリング問題を高速に解くための環境を整備した。拡張した内容として、タスクの並列実行におけるタスク同士の干渉およびマルチコア間の通信遅延の影響を踏まえた、タスク間・スレッド間における通信遅延を考慮した可変並列度タスクのスケジューリングを提案し、この研究に関する成果についても国際論文誌にて発表した。今後は、本年度に調達が叶わなかったFPGAボードを調達し、本スケジューリング手法のFPGA上への適用を行う予定である。また、さらなるタスクスケジューリング手法の拡張およびアルゴリズムの改良を引き続き実施する予定である。