ゲート絶縁膜転写法を用いた2次元層状材料の界面制御とナノ電子デバイス応用

栅绝缘膜转移法二维层状材料界面控制及纳米电子器件应用

基本信息

  • 批准号:
    20K04616
  • 负责人:
  • 金额:
    $ 2.91万
  • 依托单位:
  • 依托单位国家:
    日本
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
  • 财政年份:
    2020
  • 资助国家:
    日本
  • 起止时间:
    2020-04-01 至 2025-03-31
  • 项目状态:
    未结题

项目摘要

2022年度は、MoS2以外のチャネル材料としてWSe2に適用する事を検討した。MoS2は基本的に硫黄欠陥による電子ドーピングによって、電子が伝導するn型FETとして動作するが、逆に正孔が伝導するp型FETの実現は極めて難しい。一方、WSe2はソース/ドレインの金属材料の仕事関数によってn型とp型の両極性伝導を示す。n型とp型の両方のFET動作には、適切な金属材料をソース/ドレイン電極を選択する必要がある。n型WSe2 FETの場合、WSe2の伝導帯下端は多層膜で3.5eVと浅いために、一般的な低い仕事関数金属のアルミニウム(Al)4.1eVよりも更に小さい仕事関数金属が必要である。しかし、4eV以下の金属は化学的に不安定で容易に酸化するためソース/ドレイン電極として使用する事が極めて難しい。本研究ではアルミニウムスカンジウム合金(AlSc)をn型に用いる。AlSc合金は単体のAlやScよりも化学的に安定かつAlよりも低い仕事関数を示す。一方、p型には酸化タングステン(WOx)をソース/ドレイン電極の金属材料に用いた。WOxは5.6eV以上の大きな仕事関数を示すだけでなく、WSe2表面を酸化する事で形成が可能である。WSe2を転写し、バックゲート構造FETの作製と評価を行った。その結果、WSe2を用いたn型とp型の両方のFET動作に成功した。これによりWSe2にドーピングをせずに、良好なn型とp型FET動作を実証する事ができた。さらに作製したWSe2のn型とp型FETを用いて相補型(CMOS)インバータの動作にも成功した。
In 2022, materials other than MoS2 are suitable for WSe2 materials. MoS2 is a basic sulfur-containing electronic fluoride type, and an electronic fluorine type The action of FET is the same, and the reverse direction of the positive hole is the guide of the p-type FET. On the one hand, WSe2はソース/ドレインのclerical affairs related number によってn type とp type の両 polarity 伝 conductor shows す. The operation of n-type and p-type square FET is necessary, and the selection of appropriate metal materials and electrodes is necessary. n-type WSe2 In the case of FET, WSe2's lower end of the conductor is multi-layered, 3.5eV is shallow, and ordinary low-voltage It is necessary to change the number of metals related to the number of metals (Al) 4.1eV. Metals below 4eV are chemically unstable and easy to acidify, and it is extremely difficult to use acidic electrodes. This study is based on the use of n-type alloy steel alloy (AlSc). The chemical properties of AlSc alloys are stable and the AlSc alloys are low in number. On the one hand, p-type にングステン (WOx) をソース/ドレイン electrode is used as a metal material. It is possible that WOx has a high temperature resistance above 5.6eV and is acidified on the surface of WSe2. WSe2 is written by WSe2, and the structure of FET by WSe2 is produced and evaluated. As a result, WSe2 was successfully used in n-type and p-type square FET operations. Good n-type and p-type FET operation. We have succeeded in manufacturing WSe2 n-type and p-type FETs using phase-complementary (CMOS) phase-compensated FETs.

项目成果

期刊论文数量(10)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
Transfer printing of gate dielectric and carrier doping with poly(vinyl-alcohol) coating to fabricate top-gate molybdenum disulfide field-effect transistors
  • DOI:
    10.35848/1347-4065/abc6be
  • 发表时间:
    2020-11
  • 期刊:
  • 影响因子:
    1.5
  • 作者:
    T. Kawanago;Takahiro Matsuzaki;S. Oda
  • 通讯作者:
    T. Kawanago;Takahiro Matsuzaki;S. Oda
Impact of Contact Doping on Electrical Characteristics in WSe2 FET
接触掺杂对 WSe2 FET 电气特性的影响
  • DOI:
  • 发表时间:
    2020
  • 期刊:
  • 影响因子:
    0
  • 作者:
    T. Matsuzaki;T. Kawanago;S. Oda
  • 通讯作者:
    S. Oda
Low Voltage Operation of CMOS Inverter based on WSe2 n/p FETs
基于 WSe2 n/p FET 的 CMOS 逆变器的低电压操作
  • DOI:
  • 发表时间:
    2022
  • 期刊:
  • 影响因子:
    0
  • 作者:
    Satoshi Yoshida;Mizuki Motoyoshi;Suguru Kameda;Noriharu Suematsu;Kenjiro Nishikawa;and Shigeo Kawasaki;Akifumi Ogiwara1 and Hiroshi Kakiuchida;Eisuke Hanada;桒島史欣;Okamoto Takashi;T. Kawanago
  • 通讯作者:
    T. Kawanago
Experimental demonstration of high-gain CMOS inverter operation at low V <sub> dd </sub> down to 0.5 V consisting of WSe<sub>2</sub> n/p FETs
由 WSe<sub>2</sub> n/p FET 组成的高增益 CMOS 逆变器在低至 0.5V 的低 V <sub> dd </sub> 下运行的实验演示
  • DOI:
    10.35848/1347-4065/ac3a8e
  • 发表时间:
    2022
  • 期刊:
  • 影响因子:
    1.5
  • 作者:
    Kawanago Takamasa;Matsuzaki Takahiro;Kajikawa Ryosuke;Muneta Iriya;Hoshii Takuya;Kakushima Kuniyuki;Tsutsui Kazuo;Wakabayashi Hitoshi
  • 通讯作者:
    Wakabayashi Hitoshi
アルミニウムスカンジウム合金をS/D電極に用いたWSe2 nFETの作製
使用铝钪合金作为S/D电极制备WSe2 nFET
  • DOI:
  • 发表时间:
    2022
  • 期刊:
  • 影响因子:
    0
  • 作者:
    梶川亮介;川那子高暢;角嶋邦之;若林整
  • 通讯作者:
    若林整
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

川那子 高暢其他文献

Multifunctional Phosphonic Acid Self-Assembled Monolayer for Metal Patterning and Ultrathin Gate Dielectrics in Fabrication of MoS2 Field-Effect Transistors
用于 MoS2 场效应晶体管制造中金属图案化和超薄栅极电介质的多功能膦酸自组装单层
  • DOI:
  • 发表时间:
    2016
  • 期刊:
  • 影响因子:
    0
  • 作者:
    杜 婉静;川那子 高暢;小田 俊理
  • 通讯作者:
    小田 俊理
高濃度SOI基板と転写法によるTMDC FETsの作製
使用高浓度 SOI 衬底和转移方法制造 TMDC FET
  • DOI:
  • 发表时间:
    2017
  • 期刊:
  • 影响因子:
    0
  • 作者:
    川那子 高暢;居駒 遼;高木 寛之;小田 俊理
  • 通讯作者:
    小田 俊理
多層Al ゲート構造を用いたSi-MOS 量子ドットデバイス作製プロセスの検討
多层Al栅结构Si-MOS量子点器件制备工艺研究
  • DOI:
  • 发表时间:
    2016
  • 期刊:
  • 影响因子:
    0
  • 作者:
    本田 拓夢;米田 淳;武田 健太;川那子 高暢;小寺 哲夫;樽茶 清悟;小田 俊理
  • 通讯作者:
    小田 俊理
ジデシルホスホン酸(C12H25-PA)をゲート絶縁膜に用いたMoS2 FETの作製
使用二癸基膦酸(C12H25-PA)作为栅极绝缘膜制作MoS2 FET
  • DOI:
  • 发表时间:
    2016
  • 期刊:
  • 影响因子:
    0
  • 作者:
    居駒 遼;川那子 高暢;小田 俊理
  • 通讯作者:
    小田 俊理
自己組織化有機単分子膜を用いた界面制御とゲート絶縁膜技術
使用自组装有机单分子层的界面控制和栅极绝缘膜技术
  • DOI:
  • 发表时间:
    2018
  • 期刊:
  • 影响因子:
    0
  • 作者:
    大場智昭;居駒遼;川那子高暢;川那子高暢(分担執筆);川那子 高暢
  • 通讯作者:
    川那子 高暢

川那子 高暢的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('川那子 高暢', 18)}}的其他基金

高誘電率絶縁膜を用いたMOS界面の制御技術の開発と次世代高速トランジスタへの展開
高介电常数绝缘膜MOS接口控制技术的开发及其在下一代高速晶体管中的应用
  • 批准号:
    13J08771
  • 财政年份:
    2013
  • 资助金额:
    $ 2.91万
  • 项目类别:
    Grant-in-Aid for JSPS Fellows
移動度劣化のない高誘電率ゲート絶縁膜MOSFETの作製および移動度の解析
无迁移率劣化的高介电常数栅极绝缘膜MOSFET的制作和迁移率分析
  • 批准号:
    08J09292
  • 财政年份:
    2008
  • 资助金额:
    $ 2.91万
  • 项目类别:
    Grant-in-Aid for JSPS Fellows
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了